Verifikation digitaler Systeme: Eine Einführung in den Entwurf korrekter digitaler Systeme

Front Matter....Pages I-XII
Einleitung....Pages 1-8
Front Matter....Pages 9-9
Entwurfskorrektheit....Pages 11-17
Begriff der Abstraktionsebene....Pages 19-26
Modellierung von Verhalten....Pages 27-34
Sprachen der Prädikatenlogik....Pages 35-42
Formale Systeme der Prädikatenlogik....Pages 43-56
Front Matter....Pages 57-57
Hardwarebeschreibungen....Pages 59-66
Logikverifikation....Pages 67-96
Statische Beschreibungen....Pages 97-106
Transitionale Beschreibungen....Pages 107-133
Kombiniert statisch/transitionale Beschreibungen....Pages 135-138
Beschreibungen mit Vielfach-Verzögerungen....Pages 139-158
Switch-Level Beschreibungen....Pages 159-176
Strukturbeschreibungen....Pages 177-187
Front Matter....Pages 189-189
Strukturierte Entwurfsmethoden....Pages 191-194
Erweiterungen von Beschreibungen....Pages 195-210
Interpretierbare Beschreibungen....Pages 211-224
Zeitliche Abstraktion....Pages 225-235
Äquivalenz von Beschreibungen....Pages 237-245
Verifikation von Teilen....Pages 247-260
Front Matter....Pages 189-189
Horizontale Verifikation....Pages 261-268
Timing-Verifikation....Pages 269-278
Struktur von Verifikations-Werkzeugen....Pages 279-282
Back Matter....Pages 283-308