The Designer’s Guide to Verilog-AMS, June 2004

زبان توصیف سخت افزار Verilog (Verilog-HDL) برای مدت طولانی محبوب ترین زبان برای توصیف سخت افزار دیجیتال پیچیده بوده است. این زبان به عنوان یک زبان اختصاصی شروع به کار کرد، اما توسط Cadence Design Systems به جامعه طراحی اهدا شد تا به عنوان پایه یک استاندارد باز عمل کند. این استاندارد در سال 1995 توسط IEEE در استاندارد 1364-1995 رسمیت یافت. تقریباً در همان زمان گروهی به نام Analog Verilog International با هدف پیشنهاد برنامه های افزودنی به Verilog برای پشتیبانی از شبیه سازی آنالوگ و سیگنال مختلط تشکیل شد. اولین ثمره کار آن گروه در سال 1996 زمانی که تعریف زبان Verilog-A منتشر شد در دسترس قرار گرفت. Verilog-A برای کار مستقیم با Verilog-HDL در نظر گرفته نشده بود. بلکه زبانی با نحو مشابه و معنایی مرتبط بود که برای مدل‌سازی سیستم‌های آنالوگ و سازگاری با موتورهای شبیه‌سازی مدار کلاس SPICE در نظر گرفته شده بود. اولین پیاده‌سازی Verilog-A به زودی دنبال شد: نسخه‌ای از Cadence که روی شبیه‌ساز مدار Spectre آنها اجرا می‌شد. همانطور که پیاده سازی های بیشتری از Verilog-A در دسترس قرار گرفت، گروهی که پسوندهای alog و سیگنال مختلط را برای Verilog تعریف کردند، به کار خود ادامه دادند و تعریف Verilog-AMS را در سال 2000 منتشر کردند. Verilog-AMS هر دو Verilog-HDL و Verilog را ترکیب می کند. -A، و ساختارهای سیگنال مختلط اضافی را اضافه می کند، و یک زبان توصیف سخت افزاری مناسب برای سیستم های سیگنال آنالوگ، دیجیتال و مختلط ارائه می دهد. باز هم، Cadence اولین بار بود که پیاده‌سازی این زبان جدید را در محصولی به نام AMS Designer منتشر کرد که موتورهای شبیه‌سازی Verilog و Spectre آنها را ترکیب می‌کند.

The Verilog Hardware Description Language (Verilog-HDL) has long been the most popular language for describing complex digital hardware. It started life as a prop- etary language but was donated by Cadence Design Systems to the design community to serve as the basis of an open standard. That standard was formalized in 1995 by the IEEE in standard 1364-1995. About that same time a group named Analog Verilog International formed with the intent of proposing extensions to Verilog to support analog and mixed-signal simulation. The first fruits of the labor of that group became available in 1996 when the language definition of Verilog-A was released. Verilog-A was not intended to work directly with Verilog-HDL. Rather it was a language with Similar syntax and related semantics that was intended to model analog systems and be compatible with SPICE-class circuit simulation engines. The first implementation of Verilog-A soon followed: a version from Cadence that ran on their Spectre circuit simulator. As more implementations of Verilog-A became available, the group defining the a- log and mixed-signal extensions to Verilog continued their work, releasing the defi- tion of Verilog-AMS in 2000. Verilog-AMS combines both Verilog-HDL and Verilog-A, and adds additional mixed-signal constructs, providing a hardware description language suitable for analog, digital, and mixed-signal systems. Again, Cadence was first to release an implementation of this new language, in a product named AMS Designer that combines their Verilog and Spectre simulation engines.