Reliability of Nanoscale Circuits and Systems: Methodologies and Circuit Architectures

قابلیت اطمینان مدارها و سیستم‌های نانومقیاس: روش‌ها و معماری‌های مداری Milos Stanisavljevic Alexandre Schmid Yusuf Leblebici انتظار می‌رود مدارهای مجتمع آینده از نانودستگاه‌های نوظهور و اتصالات متقابل مرتبط با آنها ساخته شوند، اما قابلیت اطمینان چنین اجزایی یک تهدید بزرگ برای طراحی است. سیستم های محاسباتی یکپارچه آینده قابلیت اطمینان مدارها و سیستم های نانومقیاس: روش ها و معماری مدارها با این چالش مواجه است. بخش اول در مورد جدیدترین مدارها و سیستم ها و همچنین معماری ها و روش های تمرکز بر افزایش قابلیت اطمینان مدارهای مجتمع دیجیتال بحث می کند. راه‌حل‌های سطح مدار و سیستم را برای غلبه بر تراکم نقص بالا پیشنهاد می‌کند و قابلیت اطمینان، مدل‌های خطا و تحمل خطا را ارائه می‌کند. این شامل مروری بر فناوری‌های نانو است که در ساخت مدارهای مجتمع آینده در نظر گرفته می‌شوند و راه‌حل‌های ارائه‌شده در سنین اولیه CMOها و همچنین تکنیک‌های اخیر را پوشش می‌دهد. بخش دوم متن به تجزیه و تحلیل مدارهای اصلی و راه حل های سطح سیستم می پردازد. این یک معماری مناسب برای اجرای ماژول‌های اضافی در سطح مدار و سطح دروازه را توضیح می‌دهد و مصونیت قابل توجهی در برابر خرابی‌های دائمی و تصادفی و همچنین نوسانات ناخواسته و پارامترهای ساخت نشان می‌دهد. همچنین یک روش کلی جدید را پیشنهاد می کند که امکان معرفی تحمل خطا و ارزیابی قابلیت اطمینان مدار و معماری را فراهم می کند. و بخش سوم روش جدیدی را پیشنهاد می‌کند که قابلیت اطمینان را در جریان‌های طراحی موجود معرفی می‌کند. این روش شامل پارتیشن بندی سیستم کامل برای طراحی به پارتیشن های بهینه قابلیت اطمینان و اعمال ارزیابی قابلیت اطمینان و بهینه سازی در سطح محلی و سیستم است.

Reliability of Nanoscale Circuits and Systems: Methodologies and Circuit Architectures Milos Stanisavljevic Alexandre Schmid Yusuf Leblebici Future integrated circuits are expected to be made of emerging nanodevices and their associated interconnects, but the reliability of such components is a major threat to the design of future integrated computing systems. Reliability of Nanoscale Circuits and Systems: Methodologies and Circuit Architectures confronts that challenge. The first part discusses the state-of-the-art of the circuits and systems as well as the architectures and methodologies focusing the enhancement of the reliability of digital integrated circuits. It proposes circuit and system level solutions to overcome high defect density and presents reliability, fault models and fault tolerance. It includes an overview of nano-technologies that are considered in the fabrication of future integrated circuits and covers solutions provided in the early ages of CMOs as well as recent techniques. The second part of the text analyzes original circuit and system level solutions. It details an architecture suitable for circuit-level and gate-level redundant modules implementation and exhibiting significant immunity to permanent and random failures as well as unwanted fluctuation and the fabrication parameters. It also proposes a novel general method enabling the introduction of fault-tolerance and evaluation of the circuit and architecture reliability. And the third part proposes a new methodology that introduces reliability in existing design flows. That methodology consists of partitioning the full system to design into reliability optimal partitions and applying reliability evaluation and optimization at local and system level.