ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب Introduction to Advanced System-on-Chip Test Design and Optimization (Frontiers in Electronic Testing)

دانلود کتاب مقدمه ای بر طراحی و بهینه سازی پیشرفته سیستم در تراشه (مرزها در تست الکترونیک)

Introduction to Advanced System-on-Chip Test Design and Optimization (Frontiers in Electronic Testing)

مشخصات کتاب

Introduction to Advanced System-on-Chip Test Design and Optimization (Frontiers in Electronic Testing)

دسته بندی: الکترونیک
ویرایش: 1 
نویسندگان:   
سری:  
ISBN (شابک) : 1402032072, 9780387256245 
ناشر:  
سال نشر: 2005 
تعداد صفحات: 397 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 5 مگابایت

قیمت کتاب (تومان) : 87,000



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 8


در صورت تبدیل فایل کتاب Introduction to Advanced System-on-Chip Test Design and Optimization (Frontiers in Electronic Testing) به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب مقدمه ای بر طراحی و بهینه سازی پیشرفته سیستم در تراشه (مرزها در تست الکترونیک) نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب مقدمه ای بر طراحی و بهینه سازی پیشرفته سیستم در تراشه (مرزها در تست الکترونیک)

تست مدارهای مجتمع برای اطمینان از تولید تراشه های بدون عیب مهم است. با این حال، به دلیل پیچیدگی روزافزون این آی سی ها، آزمایش ها دست و پا گیر و گران می شوند. توسعه فناوری امکان تولید تراشه‌هایی را فراهم کرده است که در آن یک سیستم کامل با تعداد زیادی ترانزیستور، که با فرکانس کلاک بالا کار می‌کند، روی یک قالب قرار می‌گیرد - SOC (System-on-Chip). کوچک‌سازی اندازه دستگاه منجر به انواع خطاهای جدید می‌شود، افزایش فرکانس ساعت باعث آزمایش خطاهای زمان‌بندی می‌شود و افزایش تعداد ترانزیستورها منجر به تعداد بیشتری از محل‌های خطای احتمالی می‌شود. آزمایش باید تمام این چالش‌های جدید را به شیوه‌ای کارآمد با دیدگاه سیستم جهانی مدیریت کند. طراحی تست برای آزمایش پذیر ساختن یک سیستم اعمال می شود. در یک محیط مبتنی بر هسته مدولار که در آن بلوک‌های منطق قابل استفاده مجدد، به اصطلاح هسته‌ها، در یک سیستم ادغام می‌شوند، طراحی تست برای هر هسته شامل موارد زیر است: انتخاب روش تست، تولید داده‌های تست (محرک‌ها و پاسخ‌ها) (ATPG)، تعریف تست. ذخیره سازی و پارتیشن بندی داده ها [خارج از تراشه به عنوان ATE (تجهیزات تست خودکار) و/یا روی تراشه به عنوان BIST (خودآزمایی داخلی)]، انتخاب و طراحی پوشش (IEEE std 1500)، طراحی TAM (مکانیسم دسترسی آزمایشی) و زمان‌بندی آزمون، تابع هزینه را به حداقل می‌رساند در حالی که محدودیت‌ها و محدودیت‌ها را در نظر می‌گیرد. یک دیدگاه طراحی تست سیستم که تمام مسائل فوق را در نظر می گیرد به منظور توسعه یک راه حل بهینه شده در سطح جهانی مورد نیاز است. طراحی آزمون SOC و بهینه سازی آن موضوع این کتاب است. مقدمه‌ای بر تست، مشکلات مربوط به تست SOC، جزئیات مدل‌سازی و پیاده‌سازی در ابزارهای EDA (اتوماسیون طراحی الکترونیکی) را توضیح می‌دهد. این کتاب به سه بخش تقسیم شده است: i) مفاهیم تست، ii) طراحی SOC برای تست، و iii) برنامه های کاربردی آزمون SOC. بخش اول مقدمه‌ای بر مسائل تست شامل خطاها، انواع خطا، طراحی جریان، تکنیک‌های طراحی برای آزمایش مانند تست اسکن و اسکن مرزی را پوشش می‌دهد. بخش دوم کتاب مشکلات مربوط به SOC مانند مدل‌سازی سیستم، درگیری‌های تست، مصرف انرژی، طراحی مکانیسم دسترسی تست، زمان‌بندی تست و زمان‌بندی نقص محور را مورد بحث قرار می‌دهد. در نهایت، بخش سوم بر کاربردهای SOC، مانند زمان‌بندی آزمون یکپارچه و طراحی TAM، زمان‌بندی نقص محور، و ادغام طراحی آزمون با فرآیند انتخاب هسته تمرکز دارد.


توضیحاتی درمورد کتاب به خارجی

Testing of Integrated Circuits is important to ensure the production of fault-free chips. However, testing is becoming cumbersome and expensive due to the increasing complexity of these ICs. Technology development has made it possible to produce chips where a complete system, with an enormous transistor count, operating at a high clock frequency, is placed on a single die - SOC (System-on-Chip). The device size miniaturization leads to new fault types, the increasing clock frequencies enforces testing for timing faults, and the increasing transistor count results in a higher number of possible fault sites. Testing must handle all these new challenges in an efficient manner having a global system perspective. Test design is applied to make a system testable. In a modular core-based environment where blocks of reusable logic, the so called cores, are integrated to a system, test design for each core include: test method selection, test data (stimuli and responses) generation (ATPG), definition of test data storage and partitioning [off-chip as ATE (Automatic Test Equipment) and/or on-chip as BIST (Built-In Self-Test)], wrapper selection and design (IEEE std 1500), TAM (test access mechanism) design, and test scheduling minimizing a cost function whilst considering limitations and constraint. A system test design perspective that takes all the issues above into account is required in order to develop a globally optimized solution. SOC test design and its optimization is the topic of this book. It gives an introduction to testing, describes the problems related to SOC testing, discusses the modeling granularity and the implementation into EDA (electronic design automation) tools. The book is divided into three sections: i) test concepts, ii) SOC design for test, and iii) SOC test applications. The first part covers an introduction into test problems including faults, fault types, design-flow, design-for-test techniques such as scan-testing and Boundary Scan. The second part of the book discusses SOC related problems such as system modeling, test conflicts, power consumption, test access mechanism design, test scheduling and defect-oriented scheduling. Finally, the third part focuses on SOC applications, such as integrated test scheduling and TAM design, defect-oriented scheduling, and integrating test design with the core selection process.



فهرست مطالب

Contents......Page 6
Preface......Page 14
Acknowledgements......Page 17
Part 1 Testing concepts......Page 18
1. INTRODUCTION......Page 19
1 Introduction......Page 23
2 High-level design......Page 24
3 Core-Based Design......Page 25
4 Clocking......Page 28
5 Optimization......Page 32
1 Introduction......Page 38
2 Design-for-Test Methods......Page 48
3 Mixed-Signal Testing......Page 68
2 The Boundary-Scan Standards (IEEE 1149.1)......Page 70
3 Analog Test Bus (IEEE 1149.4)......Page 78
Part 2 SOC Design for Testability......Page 82
1 Introduction......Page 83
2 Core modeling......Page 84
3 Test Resource modeling......Page 87
4 Core Wrapper......Page 88
5 Test Access Mechanism......Page 90
1 Introduction......Page 92
2 Limitations at the Tester......Page 93
3 Test Conflicts......Page 96
4 Discussion......Page 101
1 Introduction......Page 103
2 Power consumption......Page 104
3 System-level Power modeling......Page 105
4 Hot-spot modeling with Power Grids......Page 107
5 Core-level Power modeling......Page 109
6 Discussion......Page 112
1 Introduction......Page 113
2 Test Access Mechanism Design......Page 121
3 Test TIME Analysis......Page 127
1 Introduction......Page 129
2 Scheduling of Tests with fixed test time under test conflicts......Page 133
3 Scheduling of tests with non-fixed (variable) testing times......Page 142
4 Optimal Test time?......Page 157
5 Integrated Test Scheduling and TAM Design......Page 165
6 Integrating Core Selection in the Test Design Flow......Page 171
7 Further Studies......Page 174
Part 3 SOC Test Applications......Page 175
1 Introduction......Page 176
2 Background and Related Work......Page 178
3 A Reconfigurable Power-Conscious Core Wrapper......Page 180
4 Optimal Test Scheduling......Page 183
5 Experimental Results......Page 193
6 Conclusions......Page 195
1 Introduction......Page 199
2 Related Work......Page 200
3 System modeling......Page 204
4 The SOC Test Issues......Page 206
5 The Heuristic Algorithm......Page 213
6 Simulated Annealing......Page 217
7 Experimental Results......Page 220
8 Conclusions......Page 226
1 Introduction......Page 227
2 Background and Related Work......Page 229
3 Test Problems......Page 233
4 Our Approach......Page 249
5 Experimental Results......Page 258
6 Conclusions......Page 262
1 Introduction......Page 264
2 Background......Page 265
3 Related Work......Page 268
4 Problem Formulation......Page 271
5 Test Problems and Their Modeling......Page 274
6 Test Design Algorithm......Page 279
7 Experimental Results......Page 284
8 Conclusions......Page 286
1 Introduction......Page 288
2 Related Work......Page 289
3 Sequential Test Scheduling......Page 290
4 Concurrent Test Scheduling......Page 291
6 Conclusions......Page 297
1 Introduction......Page 302
2 Related Work......Page 304
3 Problem Formulation......Page 306
4 Test Quality Metric......Page 307
5 Test Scheduling and Test Vector Selection......Page 310
6 Experimental Results......Page 316
7 Conclusions......Page 318
2 Format of the inputfile......Page 331
3 Design Kime......Page 334
4 Design Muresan 10......Page 336
5 Design Muresan 20......Page 337
6 ASIC Z......Page 339
7 Extended ASIC Z......Page 341
8 System L......Page 343
9 Ericsson design......Page 345
10 System S......Page 359
References......Page 362
C......Page 392
G......Page 393
N......Page 394
S......Page 395
W......Page 396
Y......Page 397




نظرات کاربران

تمامی حقوق معنوی و مادی وبسایت متعلق به اینترنشنال لایبرری می باشد