دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
دسته بندی: ریاضیات کاربردی ویرایش: 1 نویسندگان: Takayasu Sakurai, Akira Matsuzawa, Takakuni Douseki سری: ISBN (شابک) : 0387292179, 9780387292182 ناشر: سال نشر: 2006 تعداد صفحات: 420 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 5 مگابایت
در صورت تبدیل فایل کتاب Fully-Depleted SOI CMOS Circuits and Technology for Ultralow-Power Applications به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب مدارهای کاملاً تخلیه شده SOI CMOS و فناوری برای کاربردهای بسیار کم مصرف نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
مدارهای کاملاً تخلیه شده SOI CMOS و فناوری برای کاربردهای بسیار کم توان به مشکل کاهش ولتاژ منبع تغذیه مدارهای معمولی برای کار با توان فوق العاده کم می پردازد و طراحی مدار MTCMOS کم مصرف را برای دستگاه های FD-SOI در ولتاژ تغذیه 0.5 ولت توضیح می دهد. موضوعات شامل حداقل دانش مورد نیاز در مورد ساخت بسترهای SOI است. دستگاه های FD-SOI و آخرین پیشرفت ها در فناوری های دستگاه و فرآیند؛ و مدارهای ولتاژ فوق العاده کم، مانند مدارهای دیجیتال، مدارهای آنالوگ/RF و مبدل های DC-DC. هر تکنیک بسیار کم مصرف مربوط به دستگاه ها و مدارها به طور کامل با استفاده از شکل ها برای کمک به درک توضیح داده شده است.
Fully-depleted SOI CMOS Circuits and Technology for Ultralow-Power Applications addresses the problem of reducing the supply voltage of conventional circuits for ultralow-power operation and explains power-efficient MTCMOS circuit design for FD-SOI devices at a supply voltage of 0.5 V. The topics include the minimum required knowledge of the fabrication of SOI substrates; FD-SOI devices and the latest developments in device and process technologies; and ultralow-voltage circuits, such as digital circuits, analog/RF circuits, and DC-DC converters. Each ultra-low-power technique related to devices and circuits is fully explained using figures to help understanding.
CONTENTS......Page 5
List of Contributors......Page 10
Preface......Page 12
1.1 Why SOI?......Page 15
1.2 What is SOI? — Structure —......Page 16
1.3 Advantages of SOI......Page 18
1.4 History of the Development of SOI Technology......Page 22
1.5 Partially-Depleted (PD) and Fully-Depleted (FD) SOI MOSFETs, and Future MOSFETs......Page 30
1.6 Summary......Page 33
References......Page 34
2.1 Introduction......Page 37
2.2.1 Basic Features of SOI Devices......Page 38
2.2.2 Operating Modes of SOI MOSFETs......Page 42
2.2.3 Basic Characteristics of FD- and PD-SOI MOSFETs......Page 46
2.3.1 Subthreshold Characteristics......Page 62
2.3.2 Post-threshold Characteristics......Page 67
2.3.3 Short-Channel Effects......Page 71
2.4.1 Fabrication Process for FD-SOI CMOS Devices......Page 72
2.4.2 Problems and Solutions in FD-SOI Process Technology......Page 76
2.5 Summary......Page 90
References......Page 91
3.1 Introduction......Page 96
3.2 Ultralow-Power Short-Range Wireless Systems......Page 97
3.3 Key Design Factor for Ultralow-Power LSIs......Page 99
3.4.1 Key Technologies......Page 102
3.4.2 Estimation of Energy Reduction......Page 106
3.5.1 Suppression of Floating-Body Effects......Page 111
3.5.2 Suppression of Threshold-Voltage Fluctuations due to Operating Temperature......Page 112
3.6.2 Issues......Page 115
3.7.1 Technology Scaling and Analog Performance......Page 119
3.7.2 Performance Trend of Electrical Systems......Page 120
3.8.1 Basic Amplifier......Page 121
3.8.2 Switches......Page 124
3.8.3 Use of Passive Components......Page 126
3.9.1 Transconductance (g[sub(m)])......Page 127
3.9.2 On-Conductance (G[sub(on)]) of CMOS Analog Switch......Page 130
3.9.3 RF Characteristics of FD-SOI Devices......Page 132
3.10 Future Direction of RF and Mixed Signal Systems......Page 135
3.11 Summary......Page 138
References......Page 139
4.1 Introduction......Page 143
4.2.1 Combinational Circuits......Page 144
4.2.2 Sequential Circuits......Page 148
4.3 Adder......Page 156
4.3.1 Carry Look-Ahead Adder......Page 157
4.3.2 Carry Select Adder......Page 163
4.4.1 Booth-Encoder and Wallace-Tree Multiplier......Page 169
4.4.2 Wave-Pipelined Multiplier......Page 175
4.5 Memory......Page 182
4.5.1 Design of Ultralow-Voltage Memory Cell......Page 183
4.5.2 MTCMOS/SOI SRAM Scheme......Page 186
4.5.3 Multi-Vth Memory Cell......Page 187
4.5.4 Multi-Vth Readout Circuit......Page 189
4.6.1 CMOS Frequency Divider......Page 194
4.6.2 ED-MOS Frequency Divider......Page 199
4.6.3 ED-CMOS Frequency Divider......Page 204
4.7 CPU......Page 208
4.8 Summary......Page 220
References......Page 221
5.1 Introduction......Page 224
5.2 RF Building Blocks......Page 225
5.2.1 Piezoelectric Oscillators......Page 226
5.2.2 Voltage Reference Generator......Page 231
5.2.3 Transmit/Receive Switches......Page 235
5.2.4 Low-Noise Amplifiers (LNAs)......Page 237
5.2.5 Power Amplifiers (PAs)......Page 239
5.2.6 Mixers and Image-Rejection Receiver......Page 241
5.2.7 Voltage-Controlled Oscillator (VCO)......Page 253
5.2.8 Limiting Amplifiers......Page 259
5.2.9 gm-C Filters......Page 261
5.3 A/D and D/A Converters......Page 265
5.3.1 Cyclic A/D Converter......Page 266
5.3.2 Sigma-Delta A/D Converter......Page 275
5.3.3 Current-Steering D/A Converter......Page 281
5.4.2 Switched-Capacitor (SC)-Type Converter......Page 287
5.4.3 Buck Converter......Page 290
5.4.4 Applicable Zones for SC-Type and Buck Converters......Page 294
5.4.5 On-chip Distributed Power Supplies for Ultralow-Power LSIs......Page 296
5.5.1 Standard Interface Trends......Page 302
5.5.2 Problems with I/O Circuits for 0.5-V/3.3-V Conversion......Page 303
5.5.3 Guidelines for Design of Interface Circuits......Page 304
5.5.4 Performance of I/O Circuits......Page 308
5.5.5 ESD Protection with FD-SOI Devices......Page 309
5.5.6 Design and Layout Requirements for ESD Protection......Page 311
5.6 Summary......Page 314
References......Page 315
6.2 SPICE Model for SOI MOSFETs......Page 318
6.3 Parameter Extraction......Page 320
6.4 Example of SOI MOSFET Simulation......Page 336
6.5 Summary......Page 344
References......Page 345
7.1 Introduction......Page 347
7.2.1 Transceiver......Page 348
7.2.2 Receiver......Page 355
7.3 Solar-Powered, Radio-Controlled Watch......Page 360
7.4.1 Transmitter......Page 365
7.4.2 Receiver......Page 370
7.5 Summary......Page 373
References......Page 374
8.1 Introduction......Page 376
8.2 Evolution of Nanoscale FD-SOI Devices......Page 377
8.3.1 Ultrathin-Body SOI MOSFETs......Page 381
8.3.2 SOI Wafer Technologies for Future MOSFETs......Page 395
8.3.3 Design of FD-SOI MOSFETs in Sub-100-nm Regime......Page 398
8.4 Power-Aware Electronics and Role of FD-SOI Technology......Page 407
8.5 Summary......Page 408
References......Page 409
B......Page 414
D......Page 415
G......Page 416
M......Page 417
R......Page 418
S......Page 419
Z......Page 420