دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Design of Very High-Frequency Multirate Switched-Capacitor Circuits: Extending the Boundaries of CMOS Analog Front-End Filtering (The Springer International Series in Engineering and Computer Science)
دانلود کتاب طراحی مدارهای خازن سوییچ شده با فرکانس بسیار بالا: گسترش مرزهای فیلتر انتهایی آنالوگ CMOS (سری بین المللی Springer در مهندسی و علوم کامپیوتر)
مشخصات کتاب
Design of Very High-Frequency Multirate Switched-Capacitor Circuits: Extending the Boundaries of CMOS Analog Front-End Filtering (The Springer International Series in Engineering and Computer Science)
ویرایش: 1 نویسندگان: U Seng-Pan, Rui Paulo Martins, José Epifânio da Franca سری: ISBN (شابک) : 9780387261218, 0387261214 ناشر: Springer سال نشر: 2005 تعداد صفحات: 250 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 5 مگابایت
قیمت کتاب (تومان) : 38,000
در صورت تبدیل فایل کتاب Design of Very High-Frequency Multirate Switched-Capacitor Circuits: Extending the Boundaries of CMOS Analog Front-End Filtering (The Springer International Series in Engineering and Computer Science) به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی مدارهای خازن سوییچ شده با فرکانس بسیار بالا: گسترش مرزهای فیلتر انتهایی آنالوگ CMOS (سری بین المللی Springer در مهندسی و علوم کامپیوتر) نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب طراحی مدارهای خازن سوییچ شده با فرکانس بسیار بالا: گسترش مرزهای فیلتر انتهایی آنالوگ CMOS (سری بین المللی Springer در مهندسی و علوم کامپیوتر)
طراحی مدارهای خازن سوئیچ شده چند نرخی با فرکانس بسیار بالا، تئوری و اجرای CMOS متناظر از روش جدید درونیابی آنالوگ نمونه‌برداری شده چند نرخی را ارائه می‌کند که به دلیل مزیت دوگانه ذاتی، پتانسیل بالایی در فیلتر کردن انتهای آنالوگ با فرکانس بالا دارد. کاهش سرعت مبدل های داده و هسته DSP همراه با کاهش مشخصات فیلتر زمان پیوسته. این تکنیک پدیده سنتی شکل دهی فرکانس نمونه برداری و نگه داشتن در نرخ نمونه گیری ورودی پایین را به طور کامل حذف می کند. همچنین، به منظور مقابله با عیوب فیزیکی IC در فرکانس بسیار بالا، تکنیک‌های طراحی و چیدمان مدارهای پیشرفته برای مدارهای خازن سوئیچ شده (SC) با سرعت بالا به طور جامع مورد بحث قرار می‌گیرند: -تجزیه و تحلیل معاوضه معماری مدار بهینه - ساده تجزیه و تحلیل مبادله سرعت و توان عناصر فعال - دقت پاسخ فیلتر مرتبه بالا با توجه به عدم تطابق خازن - نسبت خازن - اثر تلاقی زمان با توجه به عدم تطابق افزایش و افست - اثر متقابل زمان با توجه به زمانبندی - انحراف و لرزش تصادفی با نگه‌داری غیر یکنواخت-طرح تجزیه و تحلیل و تخصیص نویز مرحله-کاهش نویز زیرلایه و تامین-تکنیک‌های جبران افزایش و جبران-طراحی و چیدمان تقویت‌کننده کم مصرف با پهنای باند بالا-زمانبندی بسیار کم-تولید چند فازی کج دو فاز بهینه نمونه های طراحی در CMOS ارائه شده است. اولی یک فیلتر درون یابی SC 3 مرحله ای 8 برابری با پهنای باند 5.5 مگاهرتز و نرخ نمونه برداری خروجی 108 مگاهرتز برای یک ویدئوی دیجیتال NTSC/PAL CCIR 601 در ولتاژ 3 ولت به دست می آورد. دیگری فیلتر 15 ضربه ای 57 مگاهرتز SC FIR با درون یابی 4 است. افزایش نرخ نمونه برداری برابر تا 320 مگاهرتز و اولین بار ترجمه باند فرکانس تعبیه شده برای سیستم DDFS در 2.5 ولت. نمونه اولیه تراشه مربوطه در مقایسه با فیلترهای SC با فرکانس بالا در CMOS تاکنون به بالاترین فرکانس کاری، بالاترین ترتیب فیلتر و بالاترین فرکانس مرکزی با بالاترین محدوده دینامیکی تحت کمترین ولتاژ تغذیه دست یافته است.
توضیحاتی درمورد کتاب به خارجی
Design of Very High-Frequency Multirate Switched-Capacitor Circuits presents the theory and the corresponding CMOS implementation of the novel multirate sampled-data analog interpolation technique which has its great potential on very high-frequency analog frond-end filtering due to its inherent dual advantage of reducing the speed of data-converters and DSP core together with the specification relaxation of the post continuous-time filtering. This technique completely eliminates the traditional phenomenon of sampled-and-hold frequency-shaping at the lower input sampling rate. Also, in order to tackle physical IC imperfections at very high frequency, the state-of-the-art circuit design and layout techniques for high-speed Switched-Capacitor (SC) circuits are comprehensively discussed: -Optimum circuit architecture tradeoff analysis-Simple speed and power trade-off analysis of active elements-High-order filtering response accuracy with respect to capacitor-ratio mismatches-Time-interleaved effect with respect to gain and offset mismatch-Time-interleaved effect with respect to timing-skew and random jitter with non-uniformly holding-Stage noise analysis and allocation scheme-Substrate and supply noise reduction-Gain-and offset-compensation techniques-High-bandwidth low-power amplifier design and layout-Very low timing-skew multiphase generation Two tailor-made optimum design examples in CMOS are presented. The first one achieves a 3-stage 8-fold SC interpolating filter with 5.5MHz bandwidth and 108MHz output sampling rate for a NTSC/PAL CCIR 601 digital video at 3 V. Another is a 15-tap 57MHz SC FIR bandpass interpolating filter with 4-fold sampling rate increase to 320MHz and the first-time embedded frequency band up-translation for DDFS system at 2.5V. The corresponding chip prototype achieves so far the highest operating frequency, highest filter order and highest center frequency with highest dynamic range under the lowest supply voltage when compared to the previously reported high-frequency SC filters in CMOS.
فهرست مطالب
Introduction....Pages 1-14
Improved Multirate Polyphase-Based Interpolation Structures....Pages 15-39
Practical Multirate SC Circuit Design Considerations....Pages 41-68
Gain- and Offset- Compensation for Multirate SC Circuits....Pages 69-97
Design of a 108 MHz Multistage SC Video Interpolating Filter....Pages 99-121
Design of a 320 MHz Frequency-Translated SC Bandpass Interpolating Filter....Pages 123-162
Experimental Results....Pages 163-185
Conclusions....Pages 187-190
