دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Defect and Fault Tolerance in VLSI Systems: Volume 2
دانلود کتاب نقص و تحمل خطا در سیستم های VLSI: جلد 2
مشخصات کتاب
Defect and Fault Tolerance in VLSI Systems: Volume 2
ویرایش: 1 نویسندگان: C. H. Stapper (auth.), C. H. Stapper, V. K. Jain, G. Saucier (eds.) سری: ISBN (شابک) : 9781475799590, 9781475799576 ناشر: Springer US سال نشر: 1990 تعداد صفحات: 313 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 14 مگابایت
قیمت کتاب (تومان) : 46,000
کلمات کلیدی مربوط به کتاب نقص و تحمل خطا در سیستم های VLSI: جلد 2: مدارها و سیستم ها، مهندسی برق
در صورت تبدیل فایل کتاب Defect and Fault Tolerance in VLSI Systems: Volume 2 به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب نقص و تحمل خطا در سیستم های VLSI: جلد 2 نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب نقص و تحمل خطا در سیستم های VLSI: جلد 2
تراکم مدارهای بالاتر، اهداف کاربردی پیچیده‌تر و فن‌آوری‌های پیشرفته بسته‌بندی نیاز به ترکیب تحمل عیب و تحمل خطا در طراحی سیستم‌های VLSI و WSI را به‌طور چشمگیری افزایش داده‌اند. اهداف تحمل عیب و تحمل خطا، افزایش بازده و بهبود قابلیت اطمینان است. تاکید بر این حوزه منجر به ایجاد زمینه جدیدی از تحقیقات علمی میان رشته ای شده است. در واقع، روش‌های پیشرفته کنترل نقص/عیب و تحمل منجر به افزایش قابلیت تولید و بهره‌وری تراشه‌های مدار مجتمع، سیستم‌های VI.SI و مدارهای مجتمع در مقیاس ویفر می‌شوند. در سال 1987، دکتر W. Moore "کارگاه بین المللی طراحی برای بازده" را در دانشگاه آکسفورد ترتیب داد. مقالات ویرایش شده آن کارگاه در مرجع [II. شرکت کنندگان در آن کارگاه موافقت کردند که جلسات از این نوع باید ادامه یابد. ترجیحاً به صورت سالانه. این دکتر آی کورن بود که سال بعد "کارگاه بین المللی IEEE در مورد تحمل عیب و خطا در سیستم های VLSI" را در اسپرینگفیلد ماساچوست برگزار کرد. مقالات برگزیده آن کارگاه به عنوان جلد اول این مجموعه منتشر شد [21.
توضیحاتی درمورد کتاب به خارجی
Higher circuit densities, increasingly more complex application ohjectives, and advanced packaging technologies have suhstantially increased the need to incorporate defect-tolerance and fault-tolerance in the design of VLSI and WSI systems. The goals of defect-tolerance and fault-tolerance are yield enhancement and improved reliahility. The emphasis on this area has resulted in a new field of interdisciplinary scientific research. I n fact, advanced methods of defect/fault control and tolerance are resulting in enhanced manufacturahility and productivity of integrated circuit chips, VI.SI systems, and wafer scale integrated circuits. In 1987, Dr. W. Moore organized an "International Workshop on Designing for Yield" at Oxford University. Edited papers of that workshop were published in reference [II. The participants in that workshop agreed that meetings of this type should he con tinued. preferahly on a yearly hasis. It was Dr. I. Koren who organized the "IEEE Inter national Workshop on Defect and Fault Tolerance in VLSI Systems" in Springfield Massachusetts the next year. Selected papers from that workshop were puhlished as the first volume of this series [21.
فهرست مطالب
Front Matter....Pages i-xiii
Fault-Free or Fault-Tolerant VLSI Manufacture....Pages 1-13
Yield Models - Comparative Study....Pages 15-31
A Unified Approach to Yield Analysis of Defect Tolerant Circuits....Pages 33-45
Systematic Extraction of Critical Areas From IC Layouts....Pages 47-61
The Effect on Yield of Clustering and Radial Variations in Defect Density....Pages 63-73
Practical Experiences in the Design of a Wafer Scale 2-D Array....Pages 75-87
Yield Evaluation of a Soft-Configurable WSI Switch Network....Pages 89-97
ASP Modules: WSI Building-Blocks for Cost-Effective Parallel Computing....Pages 99-109
Fault-Tolerant k-out-of-n Logic Unit Network with Minimum Interconnection....Pages 111-122
Extended Duplex Fault Tolerant System With Integrated Control Flow Checking....Pages 123-134
Experience in Functional Test and Fault Coverage in a Silicon Compiler....Pages 135-148
APES: An Evaluation Environment of Fault-Tolerance Capabilities of Array Processors....Pages 149-159
Comparison of Reconfiguration Schemes for Defect Tolerant Mesh Arrays....Pages 161-171
An Integer Linear Programming Approach to General Fault Covering Problems....Pages 173-183
Probabilistic Analysis of Memory Repair and Reconfiguration Heuristics....Pages 185-195
Arithmetic-Based Diagnosis in VLSI Array Processors....Pages 197-207
Yield Improvement Through X-RAY Lithography....Pages 209-218
Reliability Analysis of Application-Specific Architectures....Pages 219-226
Fault Tolerance in Analog VLSI: Case Study of a Focal Plane Processor....Pages 227-240
Yield Model with Critical Geometry Analysis for Yield Projection from Test Sites on a Wafer Basis with Confidence Limits....Pages 241-252
SRAM/TEG Yield Methodology....Pages 253-266
A Fault Detection and Tolerance Tradeoff Evaluation Methodology for VLSI Systems....Pages 267-281
A Hyhpercube Design on WSI....Pages 283-294
An Efficient Reconfiguration Scheme for WSI of Cube-Connected Cycles with Bounded Channel Width....Pages 295-304
A Communication Scheme for Defect Tolerant Arrays....Pages 305-313
Back Matter....Pages 315-316
