Conception des circuits VLSI : Du composant au système

Table des Matières......Page 6
 CHAPITRE 1 - INTRODUCTION......Page 14
 1.1. L'évolution technologique......Page 15
 1.2. L'évolution des circuits intégrés......Page 16
 1.3. Petit historique de la circuiterie logique......Page 18
 1.4. le monde intérieur aux circuits intégrés......Page 19
 1.5. L'effort de conception des circuits intégrés......Page 21
 1.6. Les langages de conception......Page 23
 2.1.1 Semiconducteur intrinsèque......Page 26
 2.2. Diode/jonction......Page 28
 2.3. Capacité MOS......Page 29
 2.4. Transistor MOS......Page 32
 2.4.1 Courant dans un transistor MOS......Page 33
 2.4.3 Effets du second ordre......Page 37
 2.5.1 Caractéristique de transfert de l'inverseur......Page 39
 2.5.2 Niveaux logiques......Page 45
 2.5.3 Inverseur « minimal »......Page 46
 2.5.4 Caractérisation dynamique de l'inverseur minimal......Page 47
 3.1. Introduction......Page 54
 3.1.1 Photolithographie optique......Page 55
 3.2.1 Fabrication des tranches de silicium......Page 57
 3.2.2 Étape 1 : réalisation du caisson N......Page 59
 3.2.3 Étape 2 : préparation des zones actives......Page 62
 3.2.4 Étape 3 : réalisation des grilles......Page 64
 3.2.5 Étape 4 : dopage des zones actives......Page 67
 3.2.6 Étape 5 : réalisation des via des contacts......Page 68
 3.2.7 Étape 6 : réalisation des connexions en métal 1......Page 69
 3.2.8 Étape 7 : réalisation des via métal 1 - métal 2......Page 71
 3.2.9 Étape 8 : réalisation des connexions en métal 2......Page 72
 3.3. Principes de définition des règles de dessin......Page 74
 3.3.1 Les différents types de contraintes......Page 75
 3.3.2 Exemples de règles de dessin......Page 76
 4.1.1 Signaux logiques......Page 80
 4.1.2 Chronogrammes......Page 81
 4.1.3 Signaux événementiels et de valeur......Page 82
 4.1.4 Propreté d'un signal......Page 83
 4.1.5 Validation des signaux temporels (horloges)......Page 84
 4.2.1 Imperfections......Page 85
 4.3.1 Logique de conduction......Page 86
 4.3.2 Utilisation des réseaux de conduction......Page 88
 4.4.1 Consommation des portes logiques......Page 89
 4.4.2 Portes CMOS « classiques »......Page 90
 4.4.3 Portes CMOS « non classiques »......Page 93
 4.4.4 Portes « 3 états »......Page 98
 4.5. Logique dynamique......Page 101
 4.5.2 Partage de charges......Page 102
 4.6.1 Matrice de ROM......Page 104
 4.6.2 Utilisation des matrices de ROM comme reconnaisseurs/ décodeurs......Page 107
 4.6.3 PLA-ROM......Page 108
 4.6.5 PLA booléen......Page 111
 4.6.7 PLA dynamique......Page 113
 4.6.8 Optimisation des PLA......Page 116
 5.1. Définition du problème......Page 118
 5.2. Conception topologique......Page 119
 5.3.1 Règles dites « au Lambda »......Page 120
 5.3.2 Dessin symbolique sur grille......Page 121
 5.4.1 Organisation matricielle du dessin des blocs......Page 122
 5.5. Dessin des portes CMOS « classiques »......Page 124
 5.5.1 Dessin d'un réseau de conduction......Page 125
 5.5.2 Dessin des portes classiques......Page 126
 5.6. Dessins squelettiques......Page 130
 5.7.1 Matrices NOR......Page 131
 5.7.2 Matrices NAND......Page 132
 5.8. Assemblage des macro-blocs d'un circuit......Page 133
 6.1.1 Opérations réalisées......Page 134
 6.2. Additionneur......Page 135
 6.2.2 Addition binaire......Page 136
 6.2.3 Synthèse d'une cellule d'additionneur......Page 137
 6.2.4 Additionneur parallèle......Page 141
 6.3.1 Calcul du OU-exclusif......Page 143
 6.3.4 Schéma et dessin de la cellule d'UAL complète......Page 144
 6.4.1 Multiplieur simple......Page 147
 7.1. Définitions......Page 150
 7.2. Systèmes séquentiels asynchrones......Page 152
 7.3. Systèmes séquentiels synchrones......Page 153
 7.4.1 Notion de latches......Page 155
 7.4.2 Systèmes polyphasés......Page 158
 7.5. Systèmes monophasés......Page 166
 7.5.1 Bascules......Page 167
 7.5.2 Systèmes monophasés......Page 175
 7.6. Systèmes mixtes monophasés/polyphasés......Page 181
 8.1. Bref historique des langages de description du matériel......Page 184
 8.2. Structure d'une description VHDL......Page 186
 8.2.2 L'architecture......Page 187
 8.3.1 Descriptions structurelles......Page 188
 8.3.2 Descriptions fonctionnelles......Page 190
 8.3.3 Descriptions procédurales......Page 191
 8.4.1 Types standard et dérivés......Page 193
 8.4.2 Types IEEE......Page 195
 8.5.1 Attributs des signaux......Page 196
 8.5.3 Temps de transit......Page 197
 8.6.1 Multiplexeurs......Page 198
 8.6.2 Logique 3 états et latches......Page 199
 8.7.1 Intervalle temporel de définition des signaux......Page 200
 8.7.2 Cas des dispositifs à temps de réponse très long......Page 201
 8.8.1 Instructions conditionnelles......Page 202
 8.8.3 Instructions de bouclage......Page 203
 8.8.4 Mise en attente d'un processus......Page 204
 8.8.6 Choix du front de déclenchement d'un process......Page 205
 8.10.1 Programmation des fonctions......Page 206
 8.11. Packages......Page 207
 8.12.1 Structures vectorielles et matricielles......Page 208
 8.12.2 Paramétrisation du matériel......Page 209
 8.13.1 Environnement de simulation......Page 210
 9.1. Introduction......Page 212
 9.2. Domaines d'application de cette technique de conception......Page 213
 9.3.1 Description du séquencement......Page 214
 9.3.2 Choix du compromis coût/ performance......Page 216
 9.4. Démarche générale de conception......Page 218
 9.5.1 Spécification du chemin de données de la montre......Page 220
 9.5.2 Mise sous forme standard des instructions opératives......Page 221
 9.5.3 Conception physique du chemin de données......Page 223
 9.6. Architecture temporelle......Page 231
 9.6.1 Fonctionnements relatifs du séquenceur et du chemin de données......Page 232
 9.7.1 Mise en forme de l'algorithme......Page 236
 9.7.3 Contenu du PLA......Page 237
 9.7.6 Description VHDL du séquenceur de la montre......Page 239
 9.8.1 Séquenceurs microprogrammés......Page 243
 9.8.2 Séquenceurs câblés......Page 247
 9.9. Dessin des séquenceurs......Page 253
 10.1. Mécanismes « classiques » d'horlogerie......Page 256
 10.2. Horlogerie des circuits rapides et complexes......Page 257
 10.2.1 Notion de zone isochrone......Page 261
 10.2.2 Distribution de l'horloge......Page 262
 10.3. Vers le futur......Page 266
 11.1. Contexte......Page 270
 11.2. La maîtrise des coûts de conception......Page 271
 11.3. Circuits compilés......Page 272
 11.4. Circuits « custom »......Page 274
 11.5. Vérification de la conception......Page 275
 11.6. Systèmes intégrés SOC ( Systems On Chip )......Page 276
 11.7. La suite.........Page 277
 CHAPITRE 12 - EN GUISE DE CONCLUSION.........Page 280
 EXERCICES......Page 282
 A1.1. Définition......Page 310
 A1.2. Interprétation......Page 311
 A1.3.1 Terme......Page 312
 A1.3.4 Duale d'une fonction booléenne......Page 313
 A1.3.6 Vision dissymétrique des fonctions booléennes......Page 314
 A2.2. Nouvel algorithme......Page 316
 A2.3. Optimisation de l'algorithme......Page 320
 A2.3.1 Organigramme......Page 321
 A2.4.1 Forme standard......Page 322
 A2.4.2 Schéma du chemin de données......Page 323
 A2.5. Conception du séquenceur......Page 324
Index......Page 326