مشخصات کتاب

Writing Testbenches - Functional Verification of HDL Models

ویرایش: 1 
نویسندگان: Janick Bergeron  
سری:  
ISBN (شابک) : 0792377664, 9780306476877 
ناشر:  
سال نشر: 2000 
تعداد صفحات: 377 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 6 مگابایت 

در صورت تبدیل فایل کتاب Writing Testbenches - Functional Verification of HDL Models به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب نوشتن دفترچه تست - تأیید عملکردی مدلهای HDL نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.

توضیحاتی در مورد کتاب نوشتن دفترچه تست - تأیید عملکردی مدلهای HDL

Writing Test Benches: تأیید عملکردی مدل‌های HDL ابتدا مفاهیم و ابزارهای لازم برای تأیید را معرفی می‌کند، سپس فرآیندی را برای انجام تأیید عملکرد مؤثر یک طرح توصیف می‌کند. این کتاب همچنین تکنیک‌هایی را برای اعمال یک محرک و نظارت بر پاسخ یک طرح با انتزاع عملیات با استفاده از مدل‌های تابعی اتوبوس ارائه می‌کند. معماری میزهای آزمایشی که پیرامون این مدل‌های عملکردی اتوبوس ساخته شده‌اند، برای به حداقل رساندن تلاش‌های توسعه و نگهداری مهم است. مدل سازی رفتاری یکی دیگر از مفاهیم مهم ارائه شده در این کتاب است. برای موازی کردن پیاده سازی و تأیید یک طرح و برای انجام شبیه سازی های کارآمدتر استفاده می شود. برای بسیاری، مدل‌سازی رفتاری مترادف با مدل‌سازی قابل سنتز یا RTL است. در این کتاب، اصطلاح «رفتاری» برای توصیف هر مدلی استفاده می‌شود که به‌اندازه کافی عملکرد یک طرح را تقلید می‌کند، معمولاً از ساختارهای غیرقابل ترکیب و سبک کدگذاری استفاده می‌کند. Writing Testbenches: تأیید عملکرد مدل‌های HDL بر تأیید عملکردی طراحی‌های سخت‌افزاری با استفاده از VHDL یا Verilog متمرکز است. خواننده باید حداقل دانش اولیه یکی از زبان ها را داشته باشد. در حالت ایده آل، او باید در نوشتن مدل های قابل ترکیب تجربه داشته باشد و با اجرای شبیه سازی با استفاده از هر یک از شبیه سازهای VHDL یا Verilog موجود آشنا باشد. از پیشگفتار «با تعداد گیت ها و پیچیدگی سیستم به طور تصاعدی، مهندسان با گیج کننده ترین چالش در طراحی محصول مواجه می شوند: تأیید عملکرد. بخش عمده ای از زمان صرف شده در طراحی آی سی ها و سیستم های جدید اکنون صرف تایید می شود. فن‌آوری‌های جدید و جالب طراحی مانند سنتز فیزیکی و استفاده مجدد از طراحی که طرح‌های بزرگ‌تر ایجاد می‌کنند، فقط مشکل را تشدید می‌کنند. چیزی که صنعت ابزار EDA به طور مداوم متوجه نشده است این است که مشکل واقعی نحوه ایجاد یک آی سی گیت 12 میلیونی که با فرکانس 600 مگاهرتز کار می کند نیست، بلکه چگونگی تأیید آن است. این متن نشان دهنده اولین تلاش واقعی برای تعریف روش تأیید است که هم از ابزارها و هم از برنامه ها مستقل است. مهندسان اکنون یک متن مرجع واقعی برای تأیید سریع و دقیق عملکرد طرح های خود دارند. مایکل هورنای، رئیس و مدیر عامل شرکت طراحی کوالیس

توضیحاتی درمورد کتاب به خارجی

Writing Testbenches: Functional Verification of HDL Models first introduces the necessary concepts and tools of verification, then describes a process for carrying out an effective functional verification of a design. This book also presents techniques for applying a stimulus and monitoring the response of a design by abstracting the operations using bus-functional models. The architecture of testbenches built around these bus-functional models is important for minimizing development and maintenance effort. Behavioral modeling is another important concept presented in this book. It is used to parallelize the implementation and verification of a design and to perform more efficient simulations. For many, behavioral modeling is synonymous with synthesizeable or RTL modeling. In this book, the term `behavioural' is used to describe any model that adequately emulates the functionality of a design, usually using non-synthesizeable constructs and coding style. Writing Testbenches: Functional Verification of HDL Models focuses on the functional verification of hardware designs using either VHDL or Verilog. The reader should have at least a basic knowledge of one of the languages. Ideally, he or she should have experience in writing synthesizeable models and be familiar with running a simulation using any of the available VHDL or Verilog simulators. From the Foreword `With gate counts and system complexity growing exponentially, engineers confront the most perplexing challenge in product design: functional verification. The bulk of the time consumed in the design of new ICs and systems is now spent on verification. New and interesting design technologies like physical synthesis and design reuse that create ever- larger designs only aggravate the problem. What the EDA tool industry has continuously failed to realize is that the real problem is not how to create a 12 million gate IC that runs at 600 MHz, but how to verify it. This text marks the first genuine effort at defining a verification methodology that is independent of both tools and applications. Engineers now have a true reference text for quickly and accurately verifying the functionality of their designs.' Michael Horne, President and CEO, Qualis Design Corporation

فهرست مطالب

What is Verification?....Pages 1-19
Verification Tools....Pages 21-60
The Verification Plan....Pages 61-81
Behavioral Hardware Description Languages....Pages 83-154
Stimulus and Response....Pages 155-220
Architecting Testbenches....Pages 221-268
Simulation Management....Pages 269-316

نظرات کاربران

کتاب های تصادفی

دانلود کتاب New Directions in Treatment, Education, and Outreach for Mental Health and Addiction

دانلود کتاب Clitics: An Introduction

دانلود کتاب Жалпы физика курсының негіздері. Оқу құралы

دانلود کتاب Perfect Simulation

دانلود کتاب Food Crops vs. Feed Crops: Global Substitution of Grains in Production