دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: [1 ed.] نویسندگان: Durgesh Nandan (editor), Basant Kumar Mohanty (editor), Sanjeev Kumar (editor), Rajeev Kumar Arya (editor) سری: ISBN (شابک) : 1774637308, 9781774637302 ناشر: Apple Academic Press سال نشر: 2022 تعداد صفحات: 342 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 38 Mb
در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد
در صورت تبدیل فایل کتاب VLSI Architecture for Signal, Speech, and Image Processing به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب معماری VLSI برای پردازش سیگنال، گفتار و تصویر نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این جلد جدید معماری های مختلف VLSI (یکپارچه سازی در مقیاس بسیار بزرگ) را برای فیلترهای DSP، فیلترهای گفتاری و فیلترهای تصویر معرفی می کند، کاربردهای کلیدی آنها را با جزئیات توضیح می دهد و جنبه ها و فناوری های مختلف مورد استفاده در طراحی، مدل ها و معماری های VLSI را مورد بحث قرار می دهد. ، و بیشتر. این جلد چالش های اصلی را با هدف توسعه طرح های معماری سخت افزاری در زمان واقعی که فشرده و دقیق هستند بررسی می کند. این تحقیق مفید در زمینه محاسبات کامپیوتری ارائه میکند و میتواند برای مدارهای حسابی مختلف، برای طرحهای پیادهسازی دیجیتالی آنها و ملاحظات عملکرد مورد استفاده قرار گیرد.
This new volume introduces various VLSI (very-large-scale integration) architecture for DSP filters, speech filters, and image filters, detailing their key applications and discussing different aspects and technologies used in VLSI design, models and architectures, and more. The volume explores the major challenges with the aim to develop real-time hardware architecture designs that are compact and accurate. It provides useful research in the field of computer arithmetic and can be applied for various arithmetic circuits, for their digital implementation schemes, and for performance considerations.
Cover Half Title Title Page Copyright Page About the Editors Table of Contents Contributors Abbreviations Preface 1. Evolution of 1-D, 2-D, and 3-D Lifting Discrete Wavelet Transform VLSI Architecture 2. Execution of Lifting-Scheme Discrete Wavelet Transform by Canonical Signed Digit Multiplier 3. Radix-8 Booth Multiplier in Terms of Power and Area Efficient for Application in Field of 2D DWT Architecture 4. Design and Performance Evaluation of Energy Efficient 8-Bit ALU at Ultra-Low Supply Voltages Using FinFET with 20 nm Technology 5. Design and Statistical Analysis of Strong Arbiter PUFs for Device Authentication and Identification 6. An Impact of Aging on Arbiter Physical Unclonable Functions 7. Advanced Power Management Methodology for SoCs Using UPF 8. Architecture Design: Network-on-Chip 9. Routing Strategy: Network-on-Chip Architectures 10. Self-Driven Clock Gating Technique for Dynamic Power Reduction of High-Speed Complex Systems 11. Optimization of SOC Sub-Circuits Using Mathematical Modeling 12. An Efficient Design of D Flip Flop in Quantum-Dot Cellular Automata (QCA) for Sequential Circuits 13. Design and Performance Analysis of Digitally Controlled DC-DC Converter Index