Variation Aware Analog and Mixed-Signal Circuit Design in Emerging Multi-Gate CMOS Technologies

از آنجایی که مقیاس‌پذیری CMOS در حال رسیدن به حوزه نانومتری است، محدودیت‌های جدی معرفی مواد جدید، معماری‌های دستگاه و مفاهیم دستگاه اعمال می‌شود. دستگاه‌های چند دروازه‌ای که از دی‌الکتریک‌های گیت با کیفیت بالا استفاده می‌کنند، به عنوان راه‌حل امیدوارکننده‌ای برای غلبه بر این محدودیت‌های مقیاس‌پذیری CMOS فله‌ای مسطح معمولی در نظر گرفته می‌شوند. طراحی مدار آنالوگ و سیگنال مختلط آگاه از تغییرات در فناوری‌های CMOS چند دروازه‌ای نوظهور یک ارزیابی مبتنی بر فناوری از مدارهای آنالوگ و سیگنال مختلط در فناوری‌های نوظهور CMOS با گیت بالا و چند دروازه ارائه می‌کند. بستن شکاف از فناوری برای طراحی بینشی دقیق در مورد مبادلات عملکرد مدار مربوط به ویژگی‌های دستگاه چند گیت و high-k ارائه شده است. اثر جدید تغییرات ولتاژ آستانه گذرا با یک مدل معادل توصیف می‌شود که به ارزیابی سیستماتیک پیامدها در سطح مدار و توسعه اقدامات متقابل برای جبران کاهش عملکرد در مقایسه‌کننده‌ها و مبدل‌های A/D اجازه می‌دهد. بلوک‌های ساختمانی آنالوگ، سیگنال مختلط و RF در فناوری چند دروازه‌ای high-k ساخته شده‌اند و در برابر حجم مسطح محک زده می‌شوند. مزایای عملکرد و منطقه، فعال شده توسط ویژگی‌های مفید دستگاه چند گیت، به صورت تحلیلی و تجربی برای مدارهای مرجع، تقویت‌کننده‌های عملیاتی و مبدل‌های D/A اندازه‌گیری می‌شوند. این بر اساس اولین بررسی های سیلیکونی بلوک های ساختمانی سیگنال مختلط پیچیده به عنوان مبدل D/A و PLL با دستگاه های چند دروازه ای است. به عنوان اولی دیگر، ادغام ترانزیستورهای تونلی در یک فرآیند چند دروازه ای توضیح داده شده است که دستگاه هایی را با ویژگی های مقیاس پذیر و آنالوگ امیدوار کننده را قادر می سازد. بر اساس این دستگاه ها یک مدار مرجع جدید پیشنهاد شده است که مصرف انرژی پایینی دارد.

Since scaling of CMOS is reaching the nanometer area serious limitations enforce the introduction of novel materials, device architectures and device concepts. Multi-gate devices employing high-k gate dielectrics are considered as promising solution overcoming these scaling limitations of conventional planar bulk CMOS. Variation Aware Analog and Mixed-Signal Circuit Design in Emerging Multi-Gate CMOS Technologies provides a technology oriented assessment of analog and mixed-signal circuits in emerging high-k and multi-gate CMOS technologies. Closing the gap from technology to design a detailed insight into circuit performance trade-offs related to multi-gate and high-k device specifics is provided. The new effect of transient threshold voltage variations is described with an equivalent model that allows a systematic assessment of the consequences on circuit level and the development of countermeasures to compensate for performance degradation in comparators and A/D converters. Key analog, mixed-signal and RF building blocks are realized in high-k multi-gate technology and benchmarked against planar bulk. Performance and area benefits, enabled by advantageous multi-gate device properties are analytically and experimentally quantified for reference circuits, operational amplifiers and D/A converters. This is based on first time silicon investigations of complex mixed-signal building blocks as D/A converter and PLL with multi-gate devices. As another first, the integration of tunnel transistors in a multi-gate process is described, enabling devices with promising scaling and analog properties. Based on these devices a novel reference circuit is proposed which features low power consumption.