Towards One-Pass Synthesis

فرایند طراحی مدارهای دیجیتال اغلب در مراحل جداگانه مانند سنتز منطق، نقشه برداری و مسیریابی انجام می شود. از آنجایی که در ابتدا فرآیند کامل بسیار پیچیده بود، به چند مرحله - کم و بیش مستقل- تقسیم شده است. در 40 سال گذشته الگوریتم های قدرتمندی برای یافتن راه حل های بهینه برای هر یک از این مراحل توسعه یافته است. با این حال، تعامل این الگوریتم های مختلف برای مدت طولانی مورد توجه قرار نگرفته است. این منجر به افت کیفیت e. g در مواردی که لیست های شبکه بسیار بهینه شده به شدت بر روی معماری هدف قرار می گیرند. از آنجایی که مدارهای حاصل اغلب از بهینه بودن و ناکافی بودن در مورد معیارهای بهینه سازی، مانند مساحت و تأخیر، فاصله زیادی دارند، باید چندین تکرار از فرآیند طراحی کامل انجام شود تا نتایج با کیفیت بالا به دست آید. این یک فرآیند بسیار وقت گیر و پرهزینه است. به همین دلیل، چند سال پیش ایده سنتز یک پاس مطرح شد. دو رویکرد اصلی وجود داشت که چگونه می توان تضمین کرد که یک طرح "اولین بار درست" است: 1. ترکیب سطوحی که قبلا تقسیم شده بودند، مانند. g برای استفاده از اطلاعات طرح بندی از قبل در مرحله سنتز منطق. 2. محدود کردن بهینه سازی در یک سطح به گونه ای که بهتر با سطح بعدی مطابقت داشته باشد. تاکنون چندین رویکرد در این دو جهت ارائه شده و تکنیک های جدیدی در دست توسعه است. در این کتاب ما پارادایم جدیدی را که در سنتز یک گذر استفاده می‌شود، توصیف می‌کنیم و مثال‌هایی را برای دو تکنیک بالا ارائه می‌کنیم.

The design process of digital circuits is often carried out in individual steps, like logic synthesis, mapping, and routing. Since originally the complete process was too complex, it has been split up in several - more or less independen- phases. In the last 40 years powerful algorithms have been developed to find optimal solutions for each of these steps. However, the interaction of these different algorithms has not been considered for a long time. This leads to quality loss e. g. in cases where highly optimized net lists fit badly onto the target architecture. Since the resulting circuits are often far from being optimal and insufficient regarding the optimization criteria, like area and delay, several iterations of the complete design process have to be carried out to get high quality results. This is a very time consuming and costly process. For this reason, some years ago the idea of one-pass synthesis came up. There were two main approaches how to guarantee that a design got "first time right": 1. Combining levels that were split before, e. g. to use layout information already during the logic synthesis phase. 2. Restricting the optimization in one level such that it better fits to the next one. So far, several approaches in these two directions have been presented and new techniques are under development. In this book we describe the new paradigm that is used in one-pass synthesis and present examples for the two techniques above.