Timing Optimization Through Clock Skew Scheduling

تاریخچه کتاب سه دهه گذشته شاهد پیشرفت انفجاری در فناوری های ساخت مدارهای مجتمع بوده است. پیچیدگی های مدارهای CMOS فعلی فراتر از اندازه ویژگی 100 نانومتری و چند صد میلیون ترانزیستور در هر مدار مجتمع است. برای بهره برداری کامل از این پتانسیل تکنولوژیکی، طراحان مدار از ابزارهای پیچیده طراحی به کمک کامپیوتر (CAD) استفاده می کنند. این ابزارهای CAD در حالی که از استعدادهای بی‌شماری مهندسان میکروالکترونیک پشتیبانی می‌کنند، به عاملی توانمند برای طراحی و اجرای موفقیت‌آمیز هزاران مدار مجتمع با کارایی بالا و مقیاس بزرگ تبدیل شده‌اند. این تک نگاری پژوهشی از مجموعه ای از تحقیقات پایان نامه دکتری که توسط اولین نویسنده در دانشگاه روچستر از سال 1994 تا 1999 زیر نظر پروفسور ابی جی فریدمن تکمیل شد، نشأت گرفته است. این تحقیق بر روی مسائل طراحی شبکه توزیع ساعت در مقیاس بزرگ، مدارهای سنکرون دیجیتال با کارایی بالا و به ویژه بر روی الگوریتم‌هایی برای زمان‌بندی چولگی ساعت غیرصفر تمرکز دارد. در طول توسعه این تحقیق، مشخص شده است که گنجاندن مسائل زمان‌بندی در فرآیند طراحی مدار مجتمع موفق از اهمیت اساسی برخوردار است، به‌ویژه اینکه توسعه‌های نظری پیشرفته در این زمینه به کندی به دسکتاپ طراحان رسیده است.

History of the Book The last three decades have witnessed an explosive development in integrated circuit fabrication technologies. The complexities of cur­ rent CMOS circuits are reaching beyond the 100 nanometer feature size and multi-hundred million transistors per integrated circuit. To fully exploit this technological potential, circuit designers use sophisticated Computer-Aided Design (CAD) tools. While supporting the talents of innumerable microelectronics engineers, these CAD tools have become the enabling factor responsible for the successful design and implemen­ tation of thousands of high performance, large scale integrated circuits. This research monograph originated from a body of doctoral disserta­ tion research completed by the first author at the University of Rochester from 1994 to 1999 while under the supervision of Prof. Eby G. Friedman. This research focuses on issues in the design of the clock distribution net­ work in large scale, high performance digital synchronous circuits and particularly, on algorithms for non-zero clock skew scheduling. During the development of this research, it has become clear that incorporating timing issues into the successful integrated circuit design process is of fundamental importance, particularly in that advanced theoretical de­ velopments in this area have been slow to reach the designers' desktops.