دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Donald E. Thomas, Philip R. Moorby (auth.) سری: ISBN (شابک) : 9781461367840, 9781461539926 ناشر: Springer US سال نشر: 1991 تعداد صفحات: 229 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 6 مگابایت
کلمات کلیدی مربوط به کتاب زبان توصیف سخت افزار Verilog®: مدارها و سیستم ها، مهندسی برق، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی، سخت افزار کامپیوتر
در صورت تبدیل فایل کتاب The Verilog® Hardware Description Language به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب زبان توصیف سخت افزار Verilog® نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
زبان Verilog یک زبان توصیف سخت افزاری است که ابزاری برای مشخص کردن یک سیستم دیجیتال در طیف وسیعی از سطوح انتزاعی فراهم می کند. این زبان مراحل اولیه مفهومی طراحی را با سطح رفتاری انتزاع خود و مراحل بعدی پیاده سازی را با سطح ساختاری انتزاع خود پشتیبانی می کند. این زبان ساختارهای سلسله مراتبی را ارائه می دهد و به طراح اجازه می دهد پیچیدگی یک توصیف را کنترل کند. Verilog در ابتدا در زمستان 1983/1984 به عنوان یک محصول تایید/شبیه سازی اختصاصی طراحی شد. از آن زمان، چندین ابزار تجزیه و تحلیل اختصاصی دیگر در اطراف زبان توسعه یافته اند، از جمله یک شبیه ساز خطا و یک تحلیلگر زمان. زبان در ارائه یکپارچگی بین این ابزارها مؤثر است. اکنون، این زبان برای هر ابزاری برای خواندن و نوشتن آشکارا در دسترس است. این کتاب به معرفی زبان می پردازد. گاهی اوقات جدا کردن زبان از ابزار شبیه ساز دشوار است زیرا جنبه های پویا زبان با نحوه کار شبیه ساز تعریف می شود. در صورت امکان، ما از جزئیات خاص شبیهساز دوری کردهایم و روی مشخصات طراحی تمرکز کردهایم، اما اطلاعات کافی را برای داشتن مدلهای اجرایی کارآمد گنجاندهایم. این کتاب یک رویکرد آموزشی برای ارائه زبان دارد.
The Verilog language is a hardware description language which provides a means of specifying a digital system at a wide range of levels of abstraction. The language supports the early conceptual stages of design with its behavioral level of abstraction, and the later implementation stages with its structural level of abstraction. The language provides hierarchical constructs, allowing the designer to control the complexity of a description. Verilog was originally designed in the winter of 1983/84 as a proprietary verification/simulation product. Since then, several other proprietary analysis tools have been developed around the language, including a fault simulator and a timing analyzer; the language being instrumental in providing consistency across these tools. Now, the language is openly available for any tool to read and write. This book introduces the language. It is sometimes difficult to separate the language from the simulator tool because the dynamic aspects of the language are defined by the way the simulator works. Where possible, we have stayed away from simulator-specific details and concentrated on design specification, but have included enough information to be able to have working executable models. The book takes a tutorial approach to presenting the language.
Front Matter....Pages i-xv
Verilog -- A Tutorial Introduction....Pages 1-24
Behavioral Modeling Constructs....Pages 25-50
Concurrent Process Statements....Pages 51-72
Logic Level Modeling....Pages 73-97
Defining Gate Level Primitives....Pages 99-111
Switch Level Modeling....Pages 113-134
Two Large Examples....Pages 135-168
Back Matter....Pages 169-223