The Complexity of Simple Computer Architectures

این کتاب یک مدل رسمی برای ارزیابی اثربخشی هزینه معماری‌های کامپیوتری ارائه می‌کند. این مدل می‌تواند با طیف وسیعی از معماری‌ها، از طراحی CPU گرفته تا ابررایانه‌های موازی، کنار بیاید. برای نشان دادن رویه رسمی تحلیل‌های مبادله، چندین جایگزین طراحی غیر لوله‌کشی برای معماری معروف RISC به نام DLX به صورت کمی تحلیل می‌شوند. به طور رسمی ثابت شده است که مکانیسم وقفه پیشنهادی برای معماری DLX، وقفه‌های تودرتو را به درستی مدیریت می‌کند.
در یک پیوست، همه برنامه‌ها برای محاسبه هزینه و زمان چرخه طرح‌های توصیف‌شده در کد C فهرست شده‌اند. اجرای این برنامه های ساده C بر روی رایانه شخصی برای تأیید نتایج ارائه شده کافی است. این کتاب به متخصصان طراحی و دانشجویان معماری کامپیوتر می‌پردازد.

This book presents a formal model for evaluating the cost effectiveness of computer architectures. The model can cope with a wide range of architectures, from CPU design to parallel supercomputers. To illustrate the formal procedure of trade-off analyses, several non-pipelined design alternatives for the well-known RISC architecture called DLX are analyzed quantitatively. It is formally proved that the interrupt mechanism proposed for the DLX architecture handles nested interrupts correctly.
In an appendix all programs to compute the cost and cycle time of the designs described are listed in C code. Running these simple C programs on a PC is sufficient to verify the results presented. The book addresses design professionals and students in computer architecture.