ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب SystemVerilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications

دانلود کتاب اظهارات SystemVerilog و پوشش عملکردی: راهنمای زبان، روش‌شناسی و کاربردها

SystemVerilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications

مشخصات کتاب

SystemVerilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications

ویرایش:  
نویسندگان:   
سری:  
ISBN (شابک) : 9781461473237 
ناشر: Springer 
سال نشر: 2013 
تعداد صفحات: 374 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 23 مگابایت 

قیمت کتاب (تومان) : 77,000



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 8


در صورت تبدیل فایل کتاب SystemVerilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب اظهارات SystemVerilog و پوشش عملکردی: راهنمای زبان، روش‌شناسی و کاربردها نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب اظهارات SystemVerilog و پوشش عملکردی: راهنمای زبان، روش‌شناسی و کاربردها

این کتاب یک راهنمای کاربردی و کاربردی برای زبان و روش شناسی هر دو اظهارات SystemVerilog و پوشش عملکردی SytemVerilog ارائه می دهد. خوانندگان از رویکرد گام به گام تأیید سخت افزار عملکردی بهره مند خواهند شد، که به آنها امکان می دهد اشکالات پنهان و پیدا کردن آنها را کشف کنند، مستقیماً به منبع اشکال اشاره کنند، روشی تمیز و آسان برای مدل سازی بررسی های زمان بندی پیچیده ارائه دهند. و به طور عینی به این سؤال پاسخ دهید که آیا ما به طور عملکردی همه چیز را تأیید کرده ایم.


توضیحاتی درمورد کتاب به خارجی

This book provides a hands-on, application-oriented guide to the language and methodology of both SystemVerilog Assertions and SytemVerilog Functional Coverage. Readers will benefit from the step-by-step approach to functional hardware verification, which will enable them to uncover hidden and hard to find bugs, point directly to the source of the bug, provide for a clean and easy way to model complex timing checks and objectively answer the question have we functionally verified everything.





نظرات کاربران