System Level ESD Protection

این کتاب به جنبه‌های کلیدی مدارهای مجتمع آنالوگ و طراحی سیستم‌های مرتبط با حفاظت تخلیه الکترواستاتیک سطح سیستم (ESD) می‌پردازد. این یک مرجع ارزشمند برای هر کسی است که سیستم های روی تراشه (SoC) و سیستم های روی بسته (SoP) را توسعه می دهد، که با حفاظت ESD در سطح سیستم یکپارچه شده است. این کتاب بر روی طراحی اجزای مدار مجتمع نیمه هادی (IC) با حفاظت سطح سیستم روی تراشه و طراحی مشترک سیستم IC تمرکز دارد. خواننده‌ها قادر خواهند بود راه‌حل‌های حفاظتی ESD سطح سیستم را به سطح مدارهای مجتمع برسانند، در نتیجه نیاز به اجزای اضافی و مجزا بر روی برد مدار چاپی (PCB) را کاهش داده یا کاملاً از بین می‌برند و الزامات ESD در سطح سیستم را برآورده می‌کنند. نویسندگان یک رویکرد سیستماتیک را بر اساس طراحی مشترک حفاظت ESD سیستم IC اتخاذ می کنند. شرح مفصلی از روش‌های تست ESD در سطح IC ارائه شده است، همراه با بحث در مورد ارتباط بین روش‌های تست ESD در سطح IC و سطح سیستم. طراحی حفاظت ESD در سطح IC با مطالعات موردی نماینده نشان داده شده است که با شبیه‌سازی‌های عددی مختلف و آزمایش ESD تجزیه و تحلیل می‌شوند. روش کلی برای طراحی مشترک ESD سیستم IC به عنوان یک روش گام به گام ارائه شده است که شامل آزمایش ESD و شبیه سازی عددی است.

This book addresses key aspects of analog integrated circuits and systems design related to system level electrostatic discharge (ESD) protection. It is an invaluable reference for anyone developing systems-on-chip (SoC) and systems-on-package (SoP), integrated with system-level ESD protection. The book focuses on both the design of semiconductor integrated circuit (IC) components with embedded, on-chip system level protection and IC-system co-design. The readers will be enabled to bring the system level ESD protection solutions to the level of integrated circuits, thereby reducing or completely eliminating the need for additional, discrete components on the printed circuit board (PCB) and meeting system-level ESD requirements. The authors take a systematic approach, based on IC-system ESD protection co-design. A detailed description of the available IC-level ESD testing methods is provided, together with a discussion of the correlation between IC-level and system-level ESD testing methods. The IC-level ESD protection design is demonstrated with representative case studies which are analyzed with various numerical simulations and ESD testing. The overall methodology for IC-system ESD co-design is presented as a step-by-step procedure that involves both ESD testing and numerical simulations.