دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Sudeb Dasgupta, Brajesh Kumar Kaushik, Pankaj Kumar Pal سری: ISBN (شابک) : 9781351751049, 9781498783590 ناشر: CRC Press سال نشر: 2017 تعداد صفحات: 155 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 4 مگابایت
در صورت تبدیل فایل کتاب Spacer engineered FinFET architectures : high-performance digital circuit applications به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب معماری FinFET مهندسی Spacer: برنامه های کاربردی مدار دیجیتال با کارایی بالا نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این کتاب بر جنبههای مهندسی فضاساز جدید طراحی مشترک دستگاه-مدار مبتنی بر MOS در گره فناوری زیر 20 نانومتری، پیچیدگی فرآیند، تنوع، و مسائل قابلیت اطمینان تمرکز دارد. این به طور جامع معماریهای FinFET/tri-gate را با مناسب بودن مدار/SRAM و تحمل آنها نسبت به تغییرات آماری تصادفی بررسی میکند.
This book focusses on the spacer engineering aspects of novel MOS-based device–circuit co-design in sub-20nm technology node, its process complexity, variability, and reliability issues. It comprehensively explores the FinFET/tri-gate architectures with their circuit/SRAM suitability and tolerance to random statistical variations.
Content: Cover
Half Title
Title Page
Copyright Page
Table of Contents
Preface
About the Authors
Chapter 1: Introduction to Nanoelectronics
1.1 INTRODUCTION
1.2 SCALING AND LIMITATIONS OF A CLASSICAL CMOS DEVICE
1.3 POTENTIAL TECHNOLOGIES BEYOND CONVENTIONAL CMOS 1.4 EVOLUTION OF NOVEL DEVICE STRUCTURES 1.4.1 Planar Double-Gate (DG) MOSFETs
1.4.2 FinFET Technology
REFERENCES
Chapter 2: Tri-Gate FinFET Technology and Its Advancement
2.1 INTRODUCTION
2.2 3D TRI-GATE/FinFET TECHNOLOGY
2.3 FinFET CLASSIFICATION 2.3.1 Bulk and SOI FinFETs 2.3.2 Double-Gate and Tri-Gate FinFETs
2.3.3 Tied-Gate and Independent-Gate FinFETs
2.3.4 Symmetric and Asymmetric FinFETs
2.4 FinFET FABRICATION
2.5 TECHNOLOGICAL RESTRICTIONS
2.6 REVIEW OF ADVANCEMENTS IN FinFETs 2.6.1 Device Structure and Performance Optimization 2.6.2 Circuit Design Applications
2.6.3 Process Variations
2.7 FinFET DESIGN CHALLENGES AND ISSUES
2.7.1 High-Permittivity Materials as Spacers
2.7.2 Parasitic Resistances and Capacitances
2.7.3 SRAM Design Challenges 2.8 SUMMARY REFERENCES
Chapter 3: Dual-k Spacer Device Architecture and Its Electrostatics
3.1 INTRODUCTION
3.2 DUAL-k SPACER DEVICE ARCHITECTURE
3.3 TCAD SIMULATION METHODOLOGY
3.4 INNER HIGH-k SPACER LENGTH OPTIMIZATION
3.4.1 Charge Modulation by Spacer Engineering