Robotic Exploration and Landmark Determination: Hardware-Efficient Algorithms and FPGA Implementations

بیشتر تلاش‌های تحقیقاتی در ربات‌های متحرک در گذشته نه چندان دور بر روی سنجش و طراحی الگوریتم‌های کارآمد زمان برای کارهایی مانند محلی‌سازی، نقشه‌برداری و ناوبری بوده است. روبات‌های متحرک معمولاً از یک رایانه جاسازی شده برای محاسبات سطح بالا استفاده می‌کنند. با گسترش کاربردهای روبات ها، نیاز به بررسی گزینه های کارآمد معماری برای این پلت فرم محاسباتی تعبیه شده وجود دارد. به ویژه، پردازش داده ها برای به دست آوردن راه حل های کارآمد زمان، مکان و انرژی برای کارهای مختلف روباتیک ارزشمند است.

این کتاب الگوریتم های سخت افزاری کارآمد و پیاده سازی FPGA را برای دو نفر ارائه می کند. وظایف رباتیک، یعنی اکتشاف و تعیین نقطه عطف. این کار سناریوهایی را برای رباتیک متحرک شناسایی می کند که در آن پردازش موازی و خاموش کردن انتخابی ارائه شده توسط FPGA بسیار ارزشمند است. این کتاب به توسعه سیستماتیک معماری های VLSI مبتنی بر حافظه برای هر دو کار ادامه می دهد. معماری ها به یک FPGA کم هزینه با تعداد نسبتاً کمی گیت سیستم منتقل می شوند. یک ربات ساخته شده با این FPGA روی برد برای تایید کارایی این رویکرد عمل می کند. آزمایش های متعددی با این ربات گزارش شده است.

Much of the research effort in mobile robots in the recent past has been on sensing and design of time-efficient algorithms for tasks such as localization, mapping and navigation. Mobile robots typically employ an embedded computer for high level computations. As applications of robots expand, there is a need to investigate architecturally efficient choices for this embedded computing platform. In particular, it is valuable to process data to obtain time, space and energy-efficient solutions for various robotic tasks.

This book presents hardware-efficient algorithms and FPGA implementations for two robotic tasks, namely exploration and landmark determination. The work identifies scenarios for mobile robotics where parallel processing and selective shutdown offered by FPGAs are invaluable. The book proceeds to systematically develop memory-driven VLSI architectures for both the tasks. The architectures are ported to a low-cost FPGA with a fairly small number of system gates. A robot fabricated with this FPGA on-board serves to validate the efficacy of the approach. Numerous experiments with the robot are reported.