Reuse Methodology Manual: For System-on-a-Chip Designs

تکنولوژی سیلیکون اکنون به ما امکان می دهد تراشه هایی متشکل از ده ها میلیون ترانزیستور بسازیم. این فناوری نه تنها سطوح جدیدی از یکپارچگی سیستم را بر روی یک تراشه واحد نوید می دهد، بلکه چالش های مهمی را برای طراح تراشه ایجاد می کند. در نتیجه، بسیاری از توسعه دهندگان ASIC و فروشندگان سیلیکون در حال بررسی مجدد روش های طراحی خود هستند و به دنبال راه هایی برای استفاده موثر از تعداد زیادی گیت در حال حاضر در دسترس هستند.
این طراحان ابزارها و روش‌های طراحی فعلی را برای توسعه ASICهای میلیون دروازه از ابتدا ناکافی می‌دانند. فشار قابل توجهی برای ثابت نگه داشتن اندازه تیم طراحی و برنامه های طراحی حتی با افزایش پیچیدگی های طراحی وجود دارد. ابزارها دستاوردهای بهره وری لازم برای همگام شدن با افزایش تعداد گیت های موجود از فناوری زیر میکرون عمیق را فراهم نمی کنند. استفاده مجدد از طراحی - استفاده از هسته های از پیش طراحی شده و از پیش تأیید شده - امیدوارکننده ترین فرصت برای پر کردن شکاف بین تعداد گیت های موجود و بهره وری طراح است.
کتابچه راهنمای روش استفاده مجدد برای طراحی های سیستم روی یک تراشه، ویرایش دوم یک روش موثر برای ایجاد طرح های قابل استفاده مجدد برای استفاده در روش طراحی سیستم روی یک تراشه (SoC) را تشریح می کند. . فن آوری های سیلیکون و ابزار آنقدر سریع حرکت می کنند که هیچ روش واحدی نمی تواند راه حل دائمی برای این مشکل بسیار پویا ارائه دهد. در عوض، این راهنما تلاشی برای ثبت و بهبود تدریجی بهترین شیوه‌های فعلی در صنعت، و ارائه دیدگاهی منسجم و یکپارچه از فرآیند طراحی است. راهنمای روش استفاده مجدد برایطراحی های سیستم روی یک تراشه، ویرایش دوم به طور منظم در نتیجه تغییر فناوری و بینش بهبود یافته در مورد مشکلات طراحی به روز می شود. استفاده مجدد و نقش آن در تولید طرح های SoC با کیفیت بالا.

Silicon technology now allows us to build chips consisting of tens of millions of transistors. This technology not only promises new levels of system integration onto a single chip, but also presents significant challenges to the chip designer. As a result, many ASIC developers and silicon vendors are re-examining their design methodologies, searching for ways to make effective use of the huge numbers of gates now available.
These designers see current design tools and methodologies as inadequate for developing million-gate ASICs from scratch. There is considerable pressure to keep design team size and design schedules constant even as design complexities grow. Tools are not providing the productivity gains required to keep pace with the increasing gate counts available from deep submicron technology. Design reuse - the use of pre-designed and pre-verified cores - is the most promising opportunity to bridge the gap between available gate-count and designer productivity.
Reuse Methodology Manual for System-On-A-Chip Designs, Second Edition outlines an effective methodology for creating reusable designs for use in a System-on-a-Chip (SoC) design methodology. Silicon and tool technologies move so quickly that no single methodology can provide a permanent solution to this highly dynamic problem. Instead, this manual is an attempt to capture and incrementally improve on current best practices in the industry, and to give a coherent, integrated view of the design process. Reuse Methodology Manual forSystem-On-A-Chip Designs, Second Edition will be updated on a regular basis as a result of changing technology and improved insight into the problems of design reuse and its role in producing high-quality SoC designs.