دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Reuse Methodology Manual for System-on-a-Chip Designs
دانلود کتاب دستورالعمل روش شناسی مجدد برای طراحی سیستم در یک چیپ
مشخصات کتاب
Reuse Methodology Manual for System-on-a-Chip Designs
ویرایش:
نویسندگان: Michael Keating. Pierre Bricaud (auth.)
سری:
ISBN (شابک) : 9781475728897, 9781475728873
ناشر: Springer US
سال نشر: 1998
تعداد صفحات: 231
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 7 مگابایت
قیمت کتاب (تومان) : 38,000
کلمات کلیدی مربوط به کتاب دستورالعمل روش شناسی مجدد برای طراحی سیستم در یک چیپ: مدارها و سیستم ها، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی، مهندسی برق، سخت افزار کامپیوتر
در صورت تبدیل فایل کتاب Reuse Methodology Manual for System-on-a-Chip Designs به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب دستورالعمل روش شناسی مجدد برای طراحی سیستم در یک چیپ نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب دستورالعمل روش شناسی مجدد برای طراحی سیستم در یک چیپ
فناوری سیلیکون اکنون به ما اجازه می دهد تا تراشه هایی متشکل از ده ها میلیون ترانزیستور بسازیم. این فناوری سطوح جدیدی از یکپارچگی سیستم را بر روی یک تراشه واحد نوید می دهد، اما همچنین چالش های مهمی را برای طراح تراشه ایجاد می کند. در نتیجه، بسیاری از توسعه دهندگان ASIC و فروشندگان سیلیکون در حال بررسی مجدد روش های طراحی خود هستند و به دنبال راه هایی برای استفاده موثر از تعداد زیادی گیت در حال حاضر در دسترس هستند. این طراحان ابزارها و روش های طراحی فعلی را برای توسعه ASIC های میلیون دروازه ای از ابتدا ناکافی می دانند. فشار قابل توجهی برای ثابت نگه داشتن اندازه تیم طراحی و برنامه های طراحی در حالی که پیچیدگی های طراحی افزایش می یابد، وجود دارد. ابزارها دستاوردهای بهره وری لازم برای همگام شدن با افزایش تعداد گیت های موجود از فناوری زیر میکرون عمیق را فراهم نمی کنند. استفاده مجدد از طراحی - استفاده از هسته های از پیش طراحی شده و از پیش تأیید شده - امیدوارکننده ترین فرصت برای پر کردن شکاف بین تعداد گیت های موجود و بهره وری طراح است. کتابچه راهنمای روش استفاده مجدد برای طراحی های سیستم روی یک تراشه یک روش موثر برای ایجاد طرح های قابل استفاده مجدد برای استفاده در روش طراحی سیستم روی یک تراشه (SoC) را تشریح می کند. فن آوری های سیلیکون و ابزار آنقدر سریع حرکت می کنند که هیچ روش واحدی نمی تواند راه حل دائمی برای این مشکل بسیار پویا ارائه دهد. در عوض، این راهنما تلاشی است برای ثبت و بهبود تدریجی بهترین شیوه‌های فعلی در صنعت، و ارائه دیدگاهی منسجم و یکپارچه از فرآیند طراحی. از پیشگفتار «Synopsys و Mentor Graphics برای کمک به استفاده مجدد از IP به واقعیت پیوسته اند. یکی از اهداف شراکت استفاده مجدد از طراحی ما، توسعه، نشان دادن و مستندسازی روش‌شناسی طراحی مبتنی بر استفاده مجدد است که کار می‌کند. کتابچه راهنمای استفاده مجدد (RMM) نتیجه این تلاش است.' Aart J. de Geus, Synopsys, Inc. Walden C. Rhins, Mentor Graphics Corporation
توضیحاتی درمورد کتاب به خارجی
Silicon technology now allows us to build chips consisting of tens of millions of transistors. This technology promises new levels of system integration onto a single chip, but also presents significant challenges to the chip designer. As a result, many ASIC developers and silicon vendors are re-examining their design methodologies, searching for ways to make effective use of the huge numbers of gates now available. These designers see current design tools and methodologies as inadequate for developing million-gate ASICs from scratch. There is considerable pressure to keep design team size and design schedules constant while design complexities grow. Tools are not providing the productivity gains required to keep pace with the increasing gate counts available from deep submicron technology. Design reuse - the use of pre-designed and pre-verified cores - is the most promising opportunity to bridge the gap between available gate-count and designer productivity. Reuse Methodology Manual for System-On-A-Chip Designs outlines an effective methodology for creating reusable designs for use in a System-on-a-Chip (SoC) design methodology. Silicon and tool technologies move so quickly that no single methodology can provide a permanent solution to this highly dynamic problem. Instead, this manual is an attempt to capture and incrementally improve on current best practices in the industry, and to give a coherent, integrated view of the design process. From the Foreword `Synopsys and Mentor Graphics have joined forces to help make IP reuse a reality. One of the goals of our Design Reuse Partnership is to develop, demonstrate, and document a reuse-based design methodology that works. The Reuse Manual (RMM) is the result of this effort.' Aart J. de Geus, Synopsys, Inc. Walden C. Rhines, Mentor Graphics Corporation
فهرست مطالب
Front Matter....Pages i-xvi
Introduction....Pages 1-6
The System-on-a-Chip Design Process....Pages 7-17
System-Level Design Issues: Rules and Tools....Pages 19-27
The Macro Design Process....Pages 29-47
RTL Coding Guidelines....Pages 49-100
Macro Synthesis Guidelines....Pages 101-117
Macro Verification Guidelines....Pages 119-139
Developing Hard Macros....Pages 141-163
Macro Deployment: Packaging for Reuse....Pages 165-172
System Integration with Reusable Macros....Pages 173-181
System-Level Verification Issues....Pages 183-204
Data and Project Management....Pages 205-210
Implementing a Reuse Process....Pages 211-214
Back Matter....Pages 215-224
