ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب Principles of Simulation of VHDL models in WebPack

دانلود کتاب اصول شبیه سازی مدل های VHDL در WebPack

Principles of Simulation of VHDL models in WebPack

مشخصات کتاب

Principles of Simulation of VHDL models in WebPack

دسته بندی: برنامه نویسی: زبانهای مدل سازی
ویرایش:  
 
سری:  
 
ناشر:  
سال نشر:  
تعداد صفحات: 0 
زبان: English 
فرمت فایل : DOC (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 1 مگابایت

قیمت کتاب (تومان) : 31,000



کلمات کلیدی مربوط به کتاب اصول شبیه سازی مدل های VHDL در WebPack: کتابخانه، ادبیات کامپیوتر، زبان های توصیف سخت افزار (HDL)، VHDL



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 10


در صورت تبدیل فایل کتاب Principles of Simulation of VHDL models in WebPack به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب اصول شبیه سازی مدل های VHDL در WebPack نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب اصول شبیه سازی مدل های VHDL در WebPack

ХНУРЭ، Сыревич Е. E., для студентов Центра обучения на иностранном языке, язык - англ.
موضوع: شبیه‌سازی فرآیندی است برای هدایت مقادیر ورودی خاص (محرک‌ها یا آزمایش‌ها) روی ورودی‌های مدل شما و بررسی نتایج حاصل از خروجی‌ها. از مدل.
انتساب:
دو مدل xor_gate ایجاد کنید: با و بدون اپراتور تاخیر.
هر دو مدل را با زمان بندی داده شده شبیه سازی کنید. هدف شما این است که نتایج شبیه سازی را همانطور که نشان داده شد به دست آورید.
محرک های ورودی را به صورت زیر تغییر دهید
هر دو شبیه سازی را تکرار کنید (برای کد با تاخیر و برای کد بدون آن).
آماده کنید گزارش شما شما باید موارد زیر را گزارش دهید: جدول حقیقت، رابط با ورودی ها و خروجی ها، مدل vhdl با نظرات، نتایج سنتز در نرم افزار وب پک. همچنین شکل موج ها را به صورت دستی توضیح دهید (4 شکل موج همه با هم). آنها را با دقت مقایسه کنید


توضیحاتی درمورد کتاب به خارجی

ХНУРЭ, Сыревич Е. Е., для студентов Центра обучения на иностранном языке, язык - англ.
topic: Simulation is a process of driving certain input values (stimuli or tests) on the inputs of your model and checking the results which come from the outputs of the model.
assignment:
Create two models of xor_gate: with and without delay operator.
Simulate both models with the given timing. Your target is to obtain simulation results as it was shown.
Change the input stimuli to be the following
Repeat both simulations (for the code with delay and for the code without it).
Prepare your report. you have to report the following: the truth table, the interface with inputs and outputs, the vhdl model with comments, the results of synthesis in webpack software. Also explain the waveforms manually (4 waveforms all together). Compare them very carefully





نظرات کاربران

تمامی حقوق معنوی و مادی وبسایت متعلق به اینترنشنال لایبرری می باشد
نماد اعتماد الکترونیکی