Practical Formal Methods for Hardware Design

روش‌های رسمی برای طراحی سخت‌افزار هنوز در صنعت کاربرد محدودی دارند. با این حال، رویه فعلی باید برای مقابله با کاهش زمان طراحی و افزایش الزامات کیفیت تغییر کند. این گزارش تحقیقاتی نتایج پروژه Esprit FORMAT (روش‌های رسمی در راستی‌آزمایی سخت‌افزار) را ارائه می‌کند که شامل همکاری شرکت‌های Siemens، Italtel، Telefonica I+D، TGI، و AHL، موسسه تحقیقاتی OFFIS و دانشگاه‌های مادرید و پاسائو است. . کار ارائه شده شامل زبان‌های مشخصات پیشرفته برای طراحی سخت‌افزار است که برای طراح بصری است، مانند نمودارهای زمان‌بندی و زبان‌های مبتنی بر وضعیت، و همچنین ارتباط آن‌ها با VHDL و زبان‌های رسمی مانند منطق زمانی و حساب پردازشی-جبری. نتایج آزمایش‌های آزمایشی ابزارها نیز ارائه شده است.

Formal methods for hardware design still find limited use in industry. Yet current practice has to change to cope with decreasing design times and increasing quality requirements. This research report presents results from the Esprit project FORMAT (formal methods in hardware verification) which involved the collaboration of the enterprises Siemens, Italtel, Telefonica I+D, TGI, and AHL, the research institute OFFIS, and the universities of Madrid and Passau. The work presented involves advanced specification languages for hardware design that are intuitive to the designer, like timing diagrams and state based languages, as well as their relation to VHDL and formal languages like temporal logic and a process-algebraic calculus. The results of experimental tests of the tools are also presented.