Networks on Chip

از آنجایی که تعداد هسته‌های پردازنده و بلوک‌های IP ادغام شده روی یک تراشه به طور پیوسته در حال افزایش است، یک رویکرد سیستماتیک برای طراحی زیرساخت‌های ارتباطی ضروری می‌شود. در دو سال گذشته، انواع مختلفی از شبکه‌های روی تراشه سوئیچ شده بسته‌بندی شده توسط چندین گروه پیشنهاد شده است. این کتاب وضعیت هنر این تلاش‌ها را خلاصه می‌کند و موضوعات اصلی را از یکپارچگی فیزیکی گرفته تا معماری گرفته تا سیستم‌های عامل و رابط‌های کاربردی مورد بحث قرار می‌دهد. همچنین یک راهنما و چشم انداز در مورد جهتی که این رشته در حال حرکت است ارائه می دهد. علاوه بر این، این کتاب پیامدهای اتخاذ پلتفرم‌های طراحی مبتنی بر شبکه سوئیچ بسته را بیان می‌کند. پیامدها ممکن است در واقع بسیار گسترده باشند زیرا بسیاری از موضوعات سیستم های توزیع شده، سیستم های بلادرنگ توزیع شده، سیستم های تحمل کننده خطا، معماری موازی کامپیوتر، برنامه نویسی موازی و همچنین مسائل سنتی سیستم روی تراشه مرتبط به نظر می رسند اما در محدودیت ها قرار دارند. اجرای یک تراشه واحد VLSI.

As the number of processor cores and IP blocks integrated on a single chip is steadily growing, a systematic approach to design the communication infrastructure becomes necessary. Different variants of packed switched on-chip networks have been proposed by several groups during the past two years. This book summarizes the state of the art of these efforts and discusses the major issues from the physical integration to architecture to operating systems and application interfaces. It also provides a guideline and vision about the direction this field is moving to. Moreover, the book outlines the consequences of adopting design platforms based on packet switched network. The consequences may in fact be far reaching because many of the topics of distributed systems, distributed real-time systems, fault tolerant systems, parallel computer architecture, parallel programming as well as traditional system-on-chip issues will appear relevant but within the constraints of a single chip VLSI implementation.