دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: نویسندگان: Ban Wong, Franz Zach, Victor Moroz, Anurag Mittal, Greg Starr, Andrew Kahng(auth.) سری: ISBN (شابک) : 9780470112809, 9780470382820 ناشر: سال نشر: 2008 تعداد صفحات: 393 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 19 مگابایت
در صورت تبدیل فایل کتاب Nano-CMOS Design for Manufacturabililty: Robust Circuit and Physical Design for Sub-65 nm Technology Nodes به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب Nano-CMOS Design for Manufacturabililty: طراحی مدار قوی و فیزیکی برای نوک های فن آوری زیر 65nm نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
طراحی نانو CMOS برای قابلیت ساخت، چالش هایی را که مهندسان طراح در عصر مقیاس نانو با آن مواجه هستند، مانند اثرات تشدید شده و طراحی اثبات شده برای تولید (DFM) بررسی می کند. ) روش شناسی در میان افزایش تنوع و تعاملات فرآیند طراحی. نویسندگان علاوه بر بحث در مورد مشکلات ناشی از مقیاسبندی ابعادی مستمر مطابق با قانون مور، به مسائل پیچیده در فرآیند طراحی نیز برای غلبه بر مشکلات، از جمله استفاده از اولین سیلیکون کاربردی برای پشتیبانی از یک سطح شیبدار محصول قابل پیشبینی، پرداختند. علاوه بر این، آنها چندین مفهوم نوظهور، از جمله اثرات مجاورت استرس، استخراج مبتنی بر کانتور، و تعاملات فرآیند طراحی را معرفی میکنند.
این کتاب دنباله مدار نانو CMOS و طراحی فیزیکی است که طراحی را به گره های فناوری فراتر از هندسه های 65 نانومتری می برد. این به سه بخش تقسیم میشود:
بخش اول، جلوههای تازه تشدید شده، افکتهای تازه تشدید شده را معرفی میکند که نیاز به توجه طراحان دارد و با بحث در مورد جنبههای لیتوگرافی DFM شروع میشود و سپس تأثیرات طرحبندی عملکرد ترانزیستور
بخش دوم، راهحلهای طراحی، چگونگی کاهش تأثیر اثرات فرآیند را بررسی میکند، در مورد روششناسی مورد نیاز برای کارکرد فناوری الگوبرداری با طول موج فرعی در تولید، و همچنین راهحلهای طراحی برای مقابله با سیگنال بحث میکند. ، یکپارچگی توان، WELL، اثرات مجاورت استرس، و تغییرپذیری فرآیند
قسمت سوم، راه به سمت DFM، ابزارهای جدیدی را که برای پشتیبانی از تلاشهای DFM مورد نیاز است، از جمله ابزار تصحیح خودکاری که میتواند چیدمان سلولها را با استفاده از آن اصلاح کند، شرح میدهد. چندین هدف بهینه سازی، و به دنبال آن نگاهی به آینده DFM
در سراسر کتاب، مثال های دنیای واقعی مفاهیم پیچیده را ساده می
کنند و به خوانندگان کمک می کنند تا ببینند چگونه می توانند
پروژه ها را با موفقیت در گره های Nano-CMOS اداره کنند. این پل
را فراهم می کند که به مهندسان اجازه می دهد تا از طراحی فیزیکی
و مدار به پردازش ساخت بروند و به طور خلاصه، طرح هایی ایجاد
کنند که نه تنها کاربردی هستند، بلکه اهداف قدرت و عملکرد را در
برنامه طراحی نیز برآورده می کنند. محتوا:
فصل 1 مقدمه (صفحات 1-17):
فصل 2 لیتوگرافی؟ جنبه های مرتبط DFM (صفحه های 19-125):
فصل 3 تعامل طرح با عملکرد ترانزیستور و تکنیک های مهندسی تنش
(صفحه های 126-183):
فصل 4 یکپارچگی سیگنال و توان (صفحات 185-255):
فصل 5 آنالوگ و ترکیبی؟ طراحی مدار سیگنال برای بازده و قابلیت
ساخت (صفحات 256-280):
فصل 6 طراحی برای تغییرپذیری، عملکرد، و بازده (صفحات
281-332):
فصل 7 نانو؟ ابزارهای طراحی CMOS: فراتر از مدل؟ تجزیه و تحلیل
و تصحیح بر اساس (صفحه های 333-380):
Nano-CMOS Design for Manufacturability examines the challenges that design engineers face in the nano-scaled era, such as exacerbated effects and the proven design for manufacturability (DFM) methodology in the midst of increasing variability and design process interactions. In addition to discussing the difficulties brought on by the continued dimensional scaling in conformance with Moore's law, the authors also tackle complex issues in the design process to overcome the difficulties, including the use of a functional first silicon to support a predictable product ramp. Moreover, they introduce several emerging concepts, including stress proximity effects, contour-based extraction, and design process interactions.
This book is the sequel to Nano-CMOS Circuit and Physical Design, taking design to technology nodes beyond 65nm geometries. It is divided into three parts:
Part One, Newly Exacerbated Effects, introduces the newly exacerbated effects that require designers' attention, beginning with a discussion of the lithography aspects of DFM, followed by the impact of layout on transistor performance
Part Two, Design Solutions, examines how to mitigate the impact of process effects, discussing the methodology needed to make sub-wavelength patterning technology work in manufacturing, as well as design solutions to deal with signal, power integrity, WELL, stress proximity effects, and process variability
Part Three, The Road to DFM, describes new tools needed to support DFM efforts, including an auto-correction tool capable of fixing the layout of cells with multiple optimization goals, followed by a look ahead into the future of DFM
Throughout the book, real-world examples simplify complex
concepts, helping readers see how they can successfully
handle projects on Nano-CMOS nodes. It provides a bridge that
allows engineers to go from physical and circuit design to
fabrication processing and, in short, make designs that are
not only functional, but that also meet power and performance
goals within the design schedule.Content:
Chapter 1 Introduction (pages 1–17):
Chapter 2 Lithography?Related Aspects of DFM (pages
19–125):
Chapter 3 Interaction of Layout with Transistor Performance
and Stress Engineering Techniques (pages 126–183):
Chapter 4 Signal and Power Integrity (pages 185–255):
Chapter 5 Analog and Mixed?Signal Circuit Design for Yield
and Manufacturability (pages 256–280):
Chapter 6 Design for Variability, Performance, and Yield
(pages 281–332):
Chapter 7 Nano?CMOS Design Tools: Beyond Model?Based Analysis
and Correction (pages 333–380):
NANO-CMOSDESIGN FORMANUFACTURABILILTY......Page 3
CONTENTS......Page 5
PREFACE......Page 11
INTRODUCTION......Page 15
NEWLY EXACERBATED EFFECTS......Page 32
LITHOGRAPHY-RELA TED ASPECTS OF DFM......Page 33
INTERACTION OF LAYOUT WITH TRANSISTOR PERFORMANCE AND STRESS ENGINEERING TECHNIQUES......Page 138
DESIGN SOLUTIONS......Page 196
SIGNAL AND POWER INTEGRITY......Page 197
ANALOG AND MIXED-SIGNAL CIRCUIT DESIGN FOR YIELD AND MANUFACTURABILITY......Page 266
DESIGN FOR VARIABILITY, PERFORMANCE, AND YIELD......Page 291
THE ROAD TO DFM......Page 343
NANO-CMOS DESIGN TOOLS: BEYOND MODEL-BASED ANALYSIS AND CORRECTION......Page 344
INDEX......Page 390