دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: نویسندگان: Mohanty. Saraju P., Srivastava. Ashok N سری: Materials Circuits and Devices 30 ISBN (شابک) : 184919999X, 1785610007 ناشر: The Institution of Engineering and Technology سال نشر: 2016 تعداد صفحات: 448 [439] زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 15 Mb
در صورت تبدیل فایل کتاب Nano-CMOS and post-CMOS electronics : circuits and design, Volume 2 به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب الکترونیک نانو CMOS و پس از CMOS: مدارها و طراحی، جلد 2 نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
در ادامه از جلد 1، این جلد به تشریح رویکردها و مسائل طراحی در سطح مدار و سیستم برای این دستگاهها میپردازد. اندازه گیری تغییرپذیری تاخیر گیت روی تراشه در فناوری مقیاس شده. مدارهای SRAM FinFET; دستگاه های FinFET در مقیاس نانو برای SRAM آگاه PVT. مدارهای منطقی CMOS آگاه با تنوع نشتی کم. اثرات حرارتی در اتصالات MWCNT VLSI. یک کتابخانه منطقی آماری دقیق PVT برای مدارهای مجتمع نانو CMOS. SPICEless طراحی RTL بهینه سازی مدارهای مجتمع دیجیتال نانو الکترونیکی. زمانبندی بهینه CDFGها در طول سنتز سطح بالا بر اساس معاوضه تأخیر توان. القاگرهای سبز روی تراشه برای مدارهای مجتمع سه بعدی؛ 3D NoC - جایگزینی امیدوارکننده برای طراحی سیستم نانوی فردا؛ و محاسبات DNA
Continuing from volume 1, this volume outlines circuit- and
system-level design approaches and issues for these
devices.
Topics covered include self-healing analog/RF circuits; on-chip
gate delay variability measurement in scaled technology; FinFET
SRAM circuits; nanoscale FinFET devices for PVT aware SRAM; low
leakage variability aware CMOS logic circuits; thermal effects
in MWCNT VLSI interconnects; an accurate PVT-aware statistical
logic library for nano-CMOS integrated circuits; SPICEless RTL
design optimization of nano-electronic digital integrated
circuits; power-delay trade-off driven optimal scheduling of
CDFGs during high level synthesis; green on-chip inductors for
three-dimensional integrated circuits; 3D NoC -- a promising
alternative for tomorrow’s nano-system design; and DNA
computing