دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1
نویسندگان: Tsutomu Sasao (auth.)
سری:
ISBN (شابک) : 1441981039, 9781441981035
ناشر: Springer-Verlag New York
سال نشر: 2011
تعداد صفحات: 203
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 1 مگابایت
کلمات کلیدی مربوط به کتاب سنتز منطق مبتنی بر حافظه: انرژی، عمومی، مدارها و سیستم ها، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی
در صورت تبدیل فایل کتاب Memory-Based Logic Synthesis به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب سنتز منطق مبتنی بر حافظه نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این کتاب ترکیب توابع منطقی را با استفاده از حافظه ها شرح می دهد. طراحی آرایههای دروازهای قابل برنامهریزی میدانی (FPGA) که شامل حافظههای کوچک مقیاس به نام جداول جستجو (LUT) و حافظههای مقیاس متوسط به نام حافظههای جاسازی شده هستند، مفید است. این یک مرجع ارزشمند برای طراحان سیستم FPGA و توسعه دهندگان ابزار CAD است که به سنتز منطق برای FPGA ها مربوط می شود. هر کسی که از گیت های منطقی برای طراحی مدارهای منطقی استفاده می کند، می تواند از روش های شرح داده شده در این کتاب بهره مند شود.
This book describes the synthesis of logic functions using memories. It is useful to design field programmable gate arrays (FPGAs) that contain both small-scale memories, called look-up tables (LUTs), and medium-scale memories, called embedded memories. This is a valuable reference for both FPGA system designers and CAD tool developers, concerned with logic synthesis for FPGAs. Anyone using logic gates to design logic circuits, you can benefit from the methods described in this book.
12.3 Realization Using Cascade and AUX Memory......Page 3
9.6 English–Japanese Dictionary......Page 5
12.4 Comparison of Various Methods......Page 7
11.5.1 Number of Variables to Represent Index Generation Functions......Page 9
Cover......Page 1
11.2 Definitions and Basic Properties......Page 2
Memory-Based Logic Synthesis......Page 4
Preface......Page 6
3.2 Logical Expression......Page 23
Acknowledgements......Page 8
12.5 Code Converter......Page 11
12.6 Remarks......Page 13
1.1 Motivation......Page 14
8.1 Logic Functions with Specified Weights......Page 82
Contents......Page 10
10.1 Hash Function......Page 105
11.6.1 Random Single-Output Functions......Page 12
2.2 Programmable Logic Array......Page 17
10.8.1 List of English Words......Page 20
2.5 Remarks......Page 21
Problems......Page 22
Problems......Page 15
12.1 Realization Using Registers, Gates, and An Encoder......Page 146
Bibliography......Page 27
3.7 The Mathematical Constant e and Its Property......Page 35
2.1 Memory......Page 16
2.4 Field Programmable Gate Array......Page 19
3.3 Functional Decomposition......Page 24
3.4 Binary Decision Diagram......Page 26
3.5 Symmetric Functions......Page 30
3.6 Technology Mapping......Page 33
Problems......Page 36
4.1 Fundamentals of MUX......Page 37
4.2 MUX-Based Realization......Page 39
4.3 Remarks......Page 43
Problems......Page 44
5.1 Functional Decomposition and LUT Cascade......Page 45
5.2 Number of LUTs to Realize General Functions......Page 47
5.3 Number of LUTs to Realize Symmetric Functions......Page 50
Problems......Page 52
6.1 Decomposition and Equivalence Class......Page 53
6.2 Disjoint Encoding......Page 54
6.3 Nondisjoint Encoding......Page 55
6.4 Remarks......Page 65
7.1 C-Measure and BDDs......Page 67
7.2 Symmetric Functions......Page 68
7.3 Sparse Functions......Page 69
7.5 Segment Index Encoder Function......Page 72
7.6 WS Functions......Page 74
7.7 Modulo Function......Page 77
Problems......Page 79
8.2 Uniformly Distributed Functions......Page 87
8.3.1 Benchmark Functions......Page 88
8.3.2.1 10-Variable Random Functions......Page 89
8.3.2.2 16-Variable Random Functions......Page 90
Problems......Page 91
9.1 Index Generation Functions and Their Realizations......Page 92
9.3 Terminal Access Controller......Page 93
9.4 Memory Patch Circuit......Page 94
9.5 Periodic Table of the Chemical Elements......Page 95
9.6 English–Japanese Dictionary......Page 96
9.7 Properties of Index Generation Functions......Page 97
9.8 Realization Using (p,q)-Elements......Page 99
9.9 Realization of Logic Functions with Weight k......Page 102
Problems......Page 104
10.2 Index Generation Unit......Page 106
10.3 Reduction by a Linear Transformation......Page 110
10.4 Hybrid Method......Page 113
10.5 Registered Vectors Realized by Main Memory......Page 116
10.6 Super Hybrid Method......Page 118
10.7 Parallel Sieve Method......Page 121
10.8.1 List of English Words......Page 124
10.8.3 IP Address Table......Page 125
10.9 Remarks......Page 126
11.1 Optimization for Incompletely Specified Functions......Page 129
11.2 Definitions and Basic Properties......Page 130
11.3 Algorithm to Minimize the Number of Variables......Page 132
11.4 Analysis for Single-Output Logic Functions......Page 135
11.5 Extension to Multiple-Output Functions......Page 136
11.5.1 Number of Variables to Represent Index Generation Functions......Page 137
11.5.2 Number of Variables to Represent General Multiple-Output Functions......Page 139
11.6.1 Random Single-Output Functions......Page 140
11.6.3 IP Address Table......Page 141
11.6.4 Benchmark Multiple-Output Functions......Page 142
11.7 Remarks......Page 143
12.3 Realization Using Cascade and AUX Memory......Page 148
12.4 Comparison of Various Methods......Page 152
12.5 Code Converter......Page 156
12.6 Remarks......Page 158
Problems......Page 159
13 Conclusions......Page 160
Solutions......Page 162
Bibliography......Page 188
Index......Page 196