Low Power Digital CMOS Design

مصرف انرژی به یکی از مهم‌ترین مسائل طراحی برای سیستم‌های قابل حمل با باتری و همچنین سیستم‌های رومیزی با کارایی بالا تبدیل شده است. محدودیت های سختگیرانه در مورد اتلاف توان باید توسط طراح رعایت شود در حالی که هنوز نیازمندی های محاسباتی بالاتری را برآورده می کند. بنابراین یک رویکرد جامع در تمام سطوح طراحی سیستم، از الگوریتم‌ها و معماری‌ها گرفته تا سبک‌های منطقی و فناوری زیربنایی مورد نیاز است.
به طور بالقوه یکی از مهم‌ترین تکنیک‌ها شامل ترکیب بهینه‌سازی معماری با مقیاس ولتاژ است که اجازه می‌دهد بین ناحیه سیلیکونی و عملکرد کم‌مصرف معامله شود. بهینه سازی معماری با استفاده از فناوری استاندارد CMOS، ولتاژهای تغذیه در حد 1 ولت را امکان پذیر می کند. همچنین می توان از چندین تکنیک برای به حداقل رساندن ظرفیت سوئیچ استفاده کرد، از جمله نمایش، بهینه سازی همبستگی های سیگنال، به حداقل رساندن انتقال های کاذب، بهینه سازی توالی عملیات، خاموش شدن بر اساس فعالیت، و غیره. راندمان بالای مدار مبدل DC-DC برای کارآمدی عملیات ولتاژ پایین و سطح جریان پایین توسط Stratakos، Sullivan و Sanders توضیح داده شده است. استفاده از تکنیک های مختلف کم مصرف در یک مجموعه تراشه برای کاربردهای چند رسانه ای نشان می دهد که کاهش مرتبه ای در مصرف انرژی امکان پذیر است.
این کتاب همچنین دارای تحلیلی توسط پروفسور مایندل از محدودیت های اساسی مصرف برق قابل دستیابی در تمام سطوح سلسله مراتب طراحی است. Svensson، از ISI، تکنیک های نوظهور سوئیچینگ آدیاباتیک را توصیف می کند که می تواند سد CV²f را بشکند و انرژی را در هر محاسبه در یک ولتاژ ثابت کاهش دهد. Srivastava، از AT&T، کاربرد تکنیک‌های خاموش کردن تهاجمی را برای برنامه‌های ریزپردازنده ارائه می‌کند.

Power consumption has become a major design consideration for battery-operated, portable systems as well as high-performance, desktop systems. Strict limitations on power dissipation must be met by the designer while still meeting ever higher computational requirements. A comprehensive approach is thus required at all levels of system design, ranging from algorithms and architectures to the logic styles and the underlying technology.
Potentially one of the most important techniques involves combining architecture optimization with voltage scaling, allowing a trade-off between silicon area and low-power operation. Architectural optimization enables supply voltages of the order of 1 V using standard CMOS technology. Several techniques can also be used to minimize the switched capacitance, including representation, optimizing signal correlations, minimizing spurious transitions, optimizing sequencing of operations, activity-driven power down, etc. The high- efficiency of DC-DC converter circuitry required for efficient, low-voltage and low-current level operation is described by Stratakos, Sullivan and Sanders. The application of various low-power techniques to a chip set for multimedia applications shows that orders-of-magnitude reduction in power consumption is possible.
The book also features an analysis by Professor Meindl of the fundamental limits of power consumption achievable at all levels of the design hierarchy. Svensson, of ISI, describes emerging adiabatic switching techniques that can break the CV²f barrier and reduce the energy per computation at a fixed voltage. Srivastava, of AT&T, presents the application of aggressive shut-down techniques to microprocessor applications.