دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Low Power Design with High-Level Power Estimation and Power-Aware Synthesis
دانلود کتاب طراحی کم توان با تخمین توان سطح بالا و سنتز توان آگاه
مشخصات کتاب
Low Power Design with High-Level Power Estimation and Power-Aware Synthesis
ویرایش: 1 نویسندگان: Sumit Ahuja, Avinash Lakshminarayana, Sandeep Kumar Shukla (auth.) سری: ISBN (شابک) : 1461408717, 9781461408710 ناشر: Springer-Verlag New York سال نشر: 2012 تعداد صفحات: 193 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 3 مگابایت
قیمت کتاب (تومان) : 53,000
کلمات کلیدی مربوط به کتاب طراحی کم توان با تخمین توان سطح بالا و سنتز توان آگاه: مدارها و سیستم ها، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی
در صورت تبدیل فایل کتاب Low Power Design with High-Level Power Estimation and Power-Aware Synthesis به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی کم توان با تخمین توان سطح بالا و سنتز توان آگاه نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب طراحی کم توان با تخمین توان سطح بالا و سنتز توان آگاه
این کتاب تکنیک‌های تحقیق جدید، الگوریتم‌ها، روش‌شناسی و نتایج تجربی را برای تخمین توان در سطح بالا و سنتز سطح بالا آگاه از قدرت ارائه می‌کند. خوانندگان یاد می‌گیرند که چنین تکنیک‌هایی را برای فعال کردن جریان‌های طراحی به کار ببرند که در نتیجه زمان کوتاه‌تری برای بازار و طراحی موفقیت‌آمیز ASIC/FPGA کم‌مصرف دارد.
توضیحاتی درمورد کتاب به خارجی
This book presents novel research techniques, algorithms, methodologies and experimental results for high level power estimation and power aware high-level synthesis. Readers will learn to apply such techniques to enable design flows resulting in shorter time to market and successful low power ASIC/FPGA design.
فهرست مطالب
Front Matter....Pages i-xxii
Introduction....Pages 1-12
Related Work....Pages 13-29
Background....Pages 31-43
Architectural Selection Using High Level Synthesis....Pages 45-57
Statistical Regression Based Power Models....Pages 59-70
Coprocessor Design Space Exploration Using High Level Synthesis....Pages 71-80
Regression-Based Dynamic Power Estimation for FPGAs....Pages 81-92
High Level Simulation Directed RTL Power Estimation....Pages 93-103
Applying Verification Collaterals for Accurate Power Estimation....Pages 105-118
Power Reduction Using High-Level Clock-Gating....Pages 119-129
Model-Checking to Exploit Sequential Clock-Gating....Pages 131-141
System Level Simulation Guided Approach for Clock-Gating....Pages 143-156
Conclusions....Pages 157-161
Back Matter....Pages 163-170
