Low-Noise Low-Power Design for Phase-Locked Loops: Multi-Phase High-Performance Oscillators

این کتاب تکنیک های طراحی کم نویز و کم مصرف را برای حلقه های فاز قفل شده و بلوک های ساختمانی آنها معرفی می کند. این تکنیک‌های کاهش نویز را برای طراحی PLL کسری-N خلاصه می‌کند و یک تکنیک کوپلینگ خازنی-مربع جدید را برای تولید سیگنال چند فازی معرفی می‌کند. تکنیک کوپلینگ خازنی از طریق اجرای سیلیکون تایید شده است و می تواند نویز فاز کم و تطابق دقیق فاز I-Q را با مصرف انرژی کم از ولتاژ تغذیه فوق العاده پایین ارائه دهد. خوانندگان قادر خواهند بود تا یکی از مناسب ترین ساختارهای مدار QVCO را برای طرح های خود انتخاب کنند، بدون اینکه تلاش بیشتری برای جستجوی ساختار مدار و پارامترهای دستگاه بهینه داشته باشند.

This book introduces low-noise and low-power design techniques for phase-locked loops and their building blocks. It summarizes the noise reduction techniques for fractional-N PLL design and introduces a novel capacitive-quadrature coupling technique for multi-phase signal generation. The capacitive-coupling technique has been validated through silicon implementation and can provide low phase-noise and accurate I-Q phase matching, with low power consumption from a super low supply voltage. Readers will be enabled to pick one of the most suitable QVCO circuit structures for their own designs, without additional effort to look for the optimal circuit structure and device parameters.