IP Cores Design from Specifications to Production: Modeling, Verification, Optimization, and Protection

این کتاب فرآیند چرخه حیات هسته‌های IP را از مشخصات تا تولید، از جمله مدل‌سازی IP، تأیید، بهینه‌سازی و حفاظت توضیح می‌دهد. مبادلات مختلفی در فرآیند طراحی مورد بحث قرار می گیرد، از جمله مواردی که با بسیاری از رایج ترین هسته های حافظه، IP های کنترل کننده و گذرگاه های سیستم روی تراشه (SoC) مرتبط هستند. خوانندگان همچنین از پوشش عملی نویسنده از روش های تأیید جدید بهره مند خواهند شد. مانند محلی سازی اشکال، UVM، و زنجیره اسکن. یک مطالعه موردی SoC برای مقایسه تأیید سنتی با روش‌های تأیید جدید ارائه شده است.

در مورد کل فرآیند چرخه حیات هسته‌های IP، از مشخصات تا تولید، از جمله مدل‌سازی IP، تأیید، بهینه‌سازی و حفاظت بحث می‌کند.

معرفی عمیق برای Verilog هم برای اجرای و هم از نظر تأیید.

نحوه استفاده از IP را در برنامه‌هایی مانند کنترل‌کننده‌های حافظه و گذرگاه‌های SoC نشان می‌دهد.

یک روش تأیید جدید به نام محلی‌سازی اشکال را شرح می‌دهد؛

یک اسکن جدید را ارائه می‌کند. روش‌شناسی زنجیره‌ای برای اشکال‌زدایی RTL؛

خوانندگان را قادر می‌سازد تا از روش‌شناسی UVM به زبان ساده و کاربردی استفاده کنند.

This book describes the life cycle process of IP cores, from specification to production, including IP modeling, verification, optimization, and protection. Various trade-offs in the design process are discussed, including those associated with many of the most common memory cores, controller IPs and system-on-chip (SoC) buses. Readers will also benefit from the author’s practical coverage of new verification methodologies. such as bug localization, UVM, and scan-chain. A SoC case study is presented to compare traditional verification with the new verification methodologies.

Discusses the entire life cycle process of IP cores, from specification to production, including IP modeling, verification, optimization, and protection;

Introduce a deep introduction for Verilog for both implementation and verification point of view.

Demonstrates how to use IP in applications such as memory controllers and SoC buses.

Describes a new verification methodology called bug localization;

Presents a novel scan-chain methodology for RTL debugging;

Enables readers to employ UVM methodology in straightforward, practical terms.