برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید

09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب Introduction to Logic Circuits & Logic Design with VHDL

دانلود کتاب مقدمه ای بر مدارهای منطقی و طراحی منطق با VHDL

مشخصات کتاب

Introduction to Logic Circuits & Logic Design with VHDL

ویرایش: 2 
نویسندگان: Brock J. LaMeres  
سری:  
ISBN (شابک) : 3030124886, 9783030124892 
ناشر: Springer International Publishing 
سال نشر: 2019 
تعداد صفحات: 0 
زبان: English 
فرمت فایل : EPUB (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 278 مگابایت

قیمت کتاب (تومان) : 46,000

میانگین امتیاز به این کتاب :
تعداد امتیاز دهندگان : 9

در صورت تبدیل فایل کتاب Introduction to Logic Circuits & Logic Design with VHDL به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب مقدمه ای بر مدارهای منطقی و طراحی منطق با VHDL نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.

توضیحاتی در مورد کتاب مقدمه ای بر مدارهای منطقی و طراحی منطق با VHDL

این کتاب درسی خوانندگان را با سخت افزارهای اساسی مورد استفاده در کامپیوترهای مدرن آشنا می کند. تنها پیش نیاز جبر است، بنابراین می توان آن را برای دانش آموزان سال اول یا دوم کالج یا حتی در دوره های تکمیلی در دبیرستان استفاده کرد. این کتاب هر دو رویکرد کلاسیک به طراحی سیستم دیجیتال (به عنوان مثال، قلم و کاغذ) و همچنین رویکرد طراحی مدرن زبان توصیف سخت افزار (HDL) (مبتنی بر کامپیوتر) را ارائه می دهد. این کتاب درسی خوانندگان را قادر می‌سازد تا سیستم‌های دیجیتال را با استفاده از رویکرد HDL مدرن طراحی کنند و در عین حال اطمینان حاصل شود که پایه محکمی از دانش سخت‌افزار اساسی و تئوری طراحی‌های خود دارند. این کتاب به گونه ای طراحی شده است که با روش تدریس واقعی مطالب در کلاس درس مطابقت داشته باشد. موضوعات به گونه ای ارائه می شوند که دانش بنیادی را قبل از حرکت به سمت موضوعات پیشرفته ایجاد می کند. نویسنده محتوا را با اهداف یادگیری و سنجش در هسته آن طراحی کرده است. هر بخش به یک نتیجه یادگیری خاص می پردازد که یادگیرنده باید بتواند پس از تکمیل آن "انجام دهد". بررسی مفهومی و مشکلات تمرین مجموعه ای غنی از ابزارهای ارزیابی را برای سنجش عملکرد یادگیرنده در هر نتیجه ارائه می دهد. این کتاب را می‌توان برای یک رشته از دو دوره متشکل از مقدمه‌ای بر مدارهای منطقی (فصل 1-7) و به دنبال آن طراحی منطقی (فصل 8-13) یا یک دوره واحد و تسریع شده که از فصل‌های اولیه به عنوان ماده مرجع استفاده می‌کند استفاده کرد.

توضیحاتی درمورد کتاب به خارجی

This textbook introduces readers to the fundamental hardware used in modern computers. The only pre-requisite is algebra, so it can be taken by college freshman or sophomore students or even used in Advanced Placement courses in high school. This book presents both the classical approach to digital system design (i.e., pen and paper) in addition to the modern hardware description language (HDL) design approach (computer-based). This textbook enables readers to design digital systems using the modern HDL approach while ensuring they have a solid foundation of knowledge of the underlying hardware and theory of their designs. This book is designed to match the way the material is actually taught in the classroom. Topics are presented in a manner which builds foundational knowledge before moving onto advanced topics. The author has designed the content with learning goals and assessment at its core. Each section addresses a specific learning outcome that the learner should be able to “do” after its completion. The concept checks and exercise problems provide a rich set of assessment tools to measure learner performance on each outcome. This book can be used for either a sequence of two courses consisting of an introduction to logic circuits (Chapters 1-7) followed by logic design (Chapters 8-13) or a single, accelerated course that uses the early chapters as reference material.

فهرست مطالب

Contents
1 Introduction: Analog vs. Digital
1.1 Differences Between Analog and Digital Systems
1.2 Advantages of Digital Systems over Analog Systems
2 Number Systems
2.1 Positional Number Systems
2.1.1 Generic Structure
2.1.2 Decimal Number System (Base 10)
2.1.3 Binary Number System (Base 2)
2.1.4 Octal Number System (Base 8)
2.1.5 Hexadecimal Number System (Base 16)
2.2 Base Conversion
2.2.1 Converting to Decimal
2.2.2 Converting from Decimal
2.2.3 Converting Between 2 n Bases
2.3 Binary Arithmetic
2.3.1 Addition (Carries)
2.3.2 Subtraction (Borrows)
2.4 Unsigned and Signed Numbers
2.4.1 Unsigned Numbers
2.4.2 Signed Numbers
3 Digital Circuitry and Interfacing
3.1 Basic Gates
3.1.1 Describing the Operation of a Logic Circuit
3.1.2 The Buffer
3.1.3 The Inverter
3.1.4 The AND Gate
3.1.5 The NAND Gate
3.1.6 The OR Gate
3.1.7 The NOR Gate
3.1.8 The XOR Gate
3.1.9 The XNOR Gate
3.2 Digital Circuit Operation
3.2.1 Logic Levels
3.2.2 Output DC Specifications
3.2.3 Input DC Specifications
3.2.4 Noise Margins
3.2.5 Power Supplies
3.2.6 Switching Characteristics
3.2.7 Data Sheets
3.3 Logic Families
3.3.1 Complementary Metal Oxide Semiconductors (CMOS)
3.3.2 Transistor-Transistor Logic (TTL)
3.3.3 The 7400 Series Logic Families
3.4 Driving Loads
3.4.1 Driving Other Gates
3.4.2 Driving Resistive Loads
3.4.3 Driving LEDs
4 Combinational Logic Design
4.1 Boolean Algebra
4.1.1 Operations
4.1.2 Axioms
4.1.3 Theorems
4.1.4 Functionally Complete Operation Sets
4.2 Combinational Logic Analysis
4.2.1 Finding the Logic Expression from a Logic Diagram
4.2.2 Finding the Truth Table from a Logic Diagram
4.2.3 Timing Analysis of a Combinational Logic Circuit
4.3 Combinational Logic Synthesis
4.3.1 Canonical Sum of Products
4.3.2 The Minterm List (Σ)
4.3.3 Canonical Product of Sums (POS)
4.3.4 The Maxterm List (Π)
4.3.5 Minterm and Maxterm List Equivalence
4.4 Logic Minimization
4.4.1 Algebraic Minimization
4.4.2 Minimization Using Karnaugh Maps
4.4.3 Don’t Cares
4.4.4 Using XOR Gates
4.5 Timing Hazards and Glitches
5 VHDL (Part 1)
5.1 History of Hardware Description Languages
5.2 HDL Abstraction
5.3 The Modern Digital Design Flow
5.4 VHDL Constructs
5.4.1 Data Types
5.4.2 Libraries and Packages
5.4.3 The Entity
5.4.4 The Architecture
5.5 Modeling Concurrent Functionality in VHDL
5.5.1 VHDL Operators
5.5.2 Concurrent Signal Assignments
5.5.3 Concurrent Signal Assignments with Logical Operators
5.5.4 Conditional Signal Assignments
5.5.5 Selected Signal Assignments
5.5.6 Delayed Signal Assignments
5.6 Structural Design Using Components
5.6.1 Component Instantiation
5.7 Overview of Simulation Test Benches
6 MSI Logic
6.1 Decoders
6.1.1 Example: One-Hot Decoder
6.1.2 Example: 7-Segment Display Decoder
6.2 Encoders
6.2.1 Example: One-Hot Binary Encoder
6.3 Multiplexers
6.4 Demultiplexers
7 Sequential Logic Design
7.1 Sequential Logic Storage Devices
7.1.1 The Cross-Coupled Inverter Pair
7.1.2 Metastability
7.1.3 The SR Latch
7.1.4 The S’R’ Latch
7.1.5 SR Latch with Enable
7.1.6 The D-Latch
7.1.7 The D-Flip-Flop
7.2 Sequential Logic Timing Considerations
7.3 Common Circuits Based on Sequential Storage Devices
7.3.1 Toggle Flop Clock Divider
7.3.2 Ripple Counter
7.3.3 Switch Debouncing
7.3.4 Shift Registers
7.4 Finite State Machines
7.4.1 Describing the Functionality of a FSM
7.4.2 Logic Synthesis for a FSM
7.4.3 FSM Design Process Overview
7.4.4 FSM Design Examples
7.5 Counters
7.5.1 2-Bit Binary Up Counter
7.5.2 2-Bit Binary Up/Down Counter
7.5.3 2-Bit Gray Code Up Counter
7.5.4 2-Bit Gray Code Up/Down Counter
7.5.5 3-Bit One-Hot Up Counter
7.5.6 3-Bit One-Hot Up/Down Counter
7.6 Finite State Machine’s Reset Condition
7.7 Sequential Logic Analysis
7.7.1 Finding the State Equations and Output Logic Expressions of a FSM
7.7.2 Finding the State Transition Table of a FSM
7.7.3 Finding the State Diagram of a FSM
7.7.4 Determining the Maximum Clock Frequency of a FSM
8 VHDL (Part 2)
8.1 The Process
8.1.1 Sensitivity List
8.1.2 The Wait Statement
8.1.3 Sequential Signal Assignments
8.1.4 Variables
8.2 Conditional Programming Constructs
8.2.1 If/Then Statements
8.2.2 Case Statements
8.2.3 Infinite Loops
8.2.4 While Loops
8.2.5 For Loops
8.3 Signal Attributes
8.4 Test Benches
8.4.1 Report Statement
8.4.2 Assert Statement
8.5 Packages
8.5.1 STD_LOGIC_1164
8.5.2 NUMERIC_STD
8.5.3 NUMERIC_STD_UNSIGNED
8.5.4 NUMERIC_BIT
8.5.5 NUMERIC_BIT_UNSIGNED
8.5.6 MATH_REAL
8.5.7 MATH_COMPLEX
8.5.8 TEXTIO and STD_LOGIC_TEXTIO
8.5.9 Legacy Packages (STD_LOGIC_ARITH/UNSIGNED/SIGNED)
9 Behavioral Modeling of Sequential Logic
9.1 Modeling Sequential Storage Devices in VHDL
9.1.1 D-Latch
9.1.2 D-Flip-Flop
9.1.3 D-Flip-Flop with Asynchronous Reset
9.1.4 D-Flip-Flop with Asynchronous Reset and Preset
9.1.5 D-Flip-Flop with Synchronous Enable
9.2 Modeling Finite State Machines in VHDL
9.2.1 Modeling the States with User-Defined, Enumerated Data Types
9.2.2 The State Memory Process
9.2.3 The Next State Logic Process
9.2.4 The Output Logic Process
9.2.5 Explicitly Defining State Codes with Subtypes
9.3 FSM Design Examples in VHDL
9.3.1 Serial Bit Sequence Detector in VHDL
9.3.2 Vending Machine Controller in VHDL
9.3.3 2-Bit, Binary Up/Down Counter in VHDL
9.4 Modeling Counters in VHDL
9.4.1 Counters in VHDL Using the Type UNSIGNED
9.4.2 Counters in VHDL Using the Type INTEGER
9.4.3 Counters in VHDL Using the Type STD_LOGIC_VECTOR
9.4.4 Counters with Enables in VHDL
9.4.5 Counters with Loads
9.5 RTL Modeling
9.5.1 Modeling Registers in VHDL
9.5.2 Shift Registers in VHDL
9.5.3 Registers as Agents on a Data Bus
10 Memory
10.1 Memory Architecture and Terminology
10.1.1 Memory Map Model
10.1.2 Volatile Versus Non-volatile Memory
10.1.3 Read-Only Versus Read/Write Memory
10.1.4 Random Access Versus Sequential Access
10.2 Non-volatile Memory Technology
10.2.1 ROM Architecture
10.2.2 Mask Read-Only Memory (MROM)
10.2.3 Programmable Read-Only Memory (PROM)
10.2.4 Erasable Programmable Read-Only Memory (EPROM)
10.2.5 Electrically Erasable Programmable Read-Only Memory (EEPROM)
10.2.6 FLASH Memory
10.3 Volatile Memory Technology
10.3.1 Static Random Access Memory (SRAM)
10.3.2 Dynamic Random Access Memory (DRAM)
10.4 Modeling Memory with VHDL
10.4.1 Read-Only Memory in VHDL
10.4.2 Read/Write Memory in VHDL
11 Programmable Logic
11.1 Programmable Arrays
11.1.1 Programmable Logic Array (PLA)
11.1.2 Programmable Array Logic (PAL)
11.1.3 Generic Array Logic (GAL)
11.1.4 Hard Array Logic (HAL)
11.1.5 Complex Programmable Logic Devices (CPLDs)
11.2 Field-Programmable Gate Arrays (FPGAs)
11.2.1 Configurable Logic Block (or Logic Element)
11.2.2 Look-Up Tables (LUTs)
11.2.3 Programmable Interconnect Points (PIPs)
11.2.4 Input/Output Blocks (IOBs)
11.2.5 Configuration Memory
12 Arithmetic Circuits
12.1 Addition
12.1.1 Half Adders
12.1.2 Full Adders
12.1.3 Ripple Carry Adder (RCA)
12.1.4 Carry Look Ahead Adder (CLA)
12.1.5 Adders in VHDL
12.2 Subtraction
12.3 Multiplication
12.3.1 Unsigned Multiplication
12.3.2 A Simple Circuit to Multiply by Powers of Two
12.3.3 Signed Multiplication
12.4 Division
12.4.1 Unsigned Division
12.4.2 A Simple Circuit to Divide by Powers of Two
12.4.3 Signed Division
13 Computer System Design
13.1 Computer Hardware
13.1.1 Program Memory
13.1.2 Data Memory
13.1.3 Input/Output Ports
13.1.4 Central Processing Unit
13.1.5 A Memory Mapped System
13.2 Computer Software
13.2.1 Opcodes and Operands
13.2.2 Addressing Modes
13.2.3 Classes of Instructions
13.3 Computer Implementation: An 8-Bit Computer Example
13.3.1 Top Level Block Diagram
13.3.2 Instruction Set Design
13.3.3 Memory System Implementation
13.3.4 CPU Implementation
13.4 Architecture Considerations
13.4.1 Von Neumann Architecture
13.4.2 Harvard Architecture
Appendix A: List of Worked Examples
Appendix B: Concept Check Solutions
Index