ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب High Performance Embedded Architectures and Compilers: First International Conference, HiPEAC 2005, Barcelona, Spain, November 17-18, 2005. Proceedings

دانلود کتاب معماری ها و کامپایلرهای جاسازی شده با کارایی بالا: اولین کنفرانس بین المللی، HiPEAC 2005، بارسلون، اسپانیا، 17-18 نوامبر، 2005. مجموعه مقالات

High Performance Embedded Architectures and Compilers: First International Conference, HiPEAC 2005, Barcelona, Spain, November 17-18, 2005. Proceedings

مشخصات کتاب

High Performance Embedded Architectures and Compilers: First International Conference, HiPEAC 2005, Barcelona, Spain, November 17-18, 2005. Proceedings

دسته بندی: کنفرانس ها و همایش های بین المللی
ویرایش: 1 
نویسندگان: , , , , ,   
سری: Lecture Notes in Computer Science 3793 : Theoretical Computer Science and General Issues 
ISBN (شابک) : 3540303170, 9783540303176 
ناشر: Springer-Verlag Berlin Heidelberg 
سال نشر: 2005 
تعداد صفحات: 313 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 6 مگابایت 

قیمت کتاب (تومان) : 51,000



کلمات کلیدی مربوط به کتاب معماری ها و کامپایلرهای جاسازی شده با کارایی بالا: اولین کنفرانس بین المللی، HiPEAC 2005، بارسلون، اسپانیا، 17-18 نوامبر، 2005. مجموعه مقالات: ساختارهای حسابی و منطقی، ارتباطات ورودی/خروجی و داده، طراحی منطقی، معماری پردازنده، شبکه های ارتباطی کامپیوتری، زبان های برنامه نویسی، کامپایلرها، مترجمان



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 6


در صورت تبدیل فایل کتاب High Performance Embedded Architectures and Compilers: First International Conference, HiPEAC 2005, Barcelona, Spain, November 17-18, 2005. Proceedings به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب معماری ها و کامپایلرهای جاسازی شده با کارایی بالا: اولین کنفرانس بین المللی، HiPEAC 2005، بارسلون، اسپانیا، 17-18 نوامبر، 2005. مجموعه مقالات نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی درمورد کتاب به خارجی



فهرست مطالب

Front Matter....Pages -
Front Matter....Pages 1-1
Keynote 1: Using EEMBC Benchmarks to Understand Processor Behavior in Embedded Applications....Pages 3-4
Keynote 2: The Chip-Multiprocessing Paradigm Shift: Opportunities and Challenges....Pages 5-5
Software Defined Radio – A High Performance Embedded Challenge....Pages 6-26
Front Matter....Pages 27-27
A Practical Method for Quickly Evaluating Program Optimizations....Pages 29-46
Efficient Sampling Startup for Sampled Processor Simulation....Pages 47-67
Enhancing Network Processor Simulation Speed with Statistical Input Sampling....Pages 68-83
Front Matter....Pages 85-85
Power Aware External Bus Arbitration for System-on-a-Chip Embedded Systems....Pages 87-101
Beyond Basic Region Caching: Specializing Cache Structures for High Performance and Energy Conservation....Pages 102-115
Streaming Sparse Matrix Compression/Decompression....Pages 116-129
XAMM: A High-Performance Automatic Memory Management System with Memory-Constrained Designs....Pages 130-149
Front Matter....Pages 151-151
Memory-Centric Security Architecture....Pages 153-168
A Novel Batch Rekeying Processor Architecture for Secure Multicast Key Management....Pages 169-183
Arc3D: A 3D Obfuscation Architecture....Pages 184-199
Front Matter....Pages 201-201
Dynamic Code Region (DCR) Based Program Phase Tracking and Prediction for Dynamic Optimizations....Pages 203-217
Induction Variable Analysis with Delayed Abstractions....Pages 218-232
Garbage Collection Hints....Pages 233-248
Front Matter....Pages 249-249
Exploiting a Computation Reuse Cache to Reduce Energy in Network Processors....Pages 251-265
Dynamic Evolution of Congestion Trees: Analysis and Impact on Switch Architecture....Pages 266-285
A Single (Unified) Shader GPU Microarchitecture for Embedded Systems....Pages 286-301
A Low-Power DSP-Enhanced 32-Bit EISC Processor....Pages 302-316
Back Matter....Pages -




نظرات کاربران