دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Massimo Alioto, Elio Consoli, Gaetano Palumbo (auth.) سری: ISBN (شابک) : 9783319019963, 9783319019970 ناشر: Springer International Publishing سال نشر: 2015 تعداد صفحات: 268 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 10 مگابایت
کلمات کلیدی مربوط به کتاب طراحی فلیپ فلاپ در CMOS نانومتری: از سرعت بالا تا کم انرژی: مدارها و سیستم ها، مدارها و دستگاه های الکترونیکی، معماری پردازنده، فناوری نانو و مهندسی میکرو
در صورت تبدیل فایل کتاب Flip-Flop Design in Nanometer CMOS: From High Speed to Low Energy به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی فلیپ فلاپ در CMOS نانومتری: از سرعت بالا تا کم انرژی نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این کتاب درمان یکپارچه ای از طراحی و انتخاب فلیپ فلاپ در سیستم های نانومتری CMOS VLSI ارائه می دهد. جنبه های طراحی مربوط به مبادله تاخیر انرژی در فلیپ فلاپ ها، از جمله انتخاب بهینه انرژی آنها با توجه به کاربرد مورد نظر، و طراحی مدار دقیق در سیستم های CMOS VLSI نانومتری مورد بحث قرار می گیرد. استراتژیهای طراحی در یک چارچوب منسجم مشتق شدهاند که شامل اثرات صراحتاً نانومتری، از جمله نشت، پارازیتهای طرحبندی و تغییرات فرآیند/ولتاژ/دما، بهعنوان پیشرفتهای اصلی نسبت به بدنه کار موجود در این زمینه است. مبادلات طراحی مرتبط در طیف گسترده ای از کاربردها و اهداف مربوط به عملکرد انرژی مورد بررسی قرار می گیرند. طیف گسترده ای از توپولوژی های فلیپ فلاپ موجود و اخیراً پیشنهادی مورد بحث قرار می گیرد. مبانی نظری برای ایجاد زمینه برای استخراج دستورالعمل های طراحی ارائه شده است و بر جنبه های عملی و پیامدهای نتایج ارائه شده تأکید می شود. مدلها و مشتقات تحلیلی در صورت نیاز برای به دست آوردن بینشی در مورد وابستگی متقابل پارامترهای طراحی تحت محدودیتهای عملی معرفی میشوند. این کتاب به عنوان یک مرجع ارزشمند برای مهندسین شاغل در حوزه طراحی VLSI، و به عنوان کتاب درسی برای دانشجویان ارشد، کارشناسی ارشد و کارشناسی ارشد (که قبلاً با مدارهای دیجیتال و زمان بندی آشنا هستند) عمل می کند.
/p>
This book provides a unified treatment of Flip-Flop design and selection in nanometer CMOS VLSI systems. The design aspects related to the energy-delay tradeoff in Flip-Flops are discussed, including their energy-optimal selection according to the targeted application, and the detailed circuit design in nanometer CMOS VLSI systems. Design strategies are derived in a coherent framework that includes explicitly nanometer effects, including leakage, layout parasitics and process/voltage/temperature variations, as main advances over the existing body of work in the field. The related design tradeoffs are explored in a wide range of applications and the related energy-performance targets. A wide range of existing and recently proposed Flip-Flop topologies are discussed. Theoretical foundations are provided to set the stage for the derivation of design guidelines, and emphasis is given on practical aspects and consequences of the presented results. Analytical models and derivations are introduced when needed to gain an insight into the inter-dependence of design parameters under practical constraints. This book serves as a valuable reference for practicing engineers working in the VLSI design area, and as text book for senior undergraduate, graduate and postgraduate students (already familiar with digital circuits and timing).
Front Matter....Pages i-xv
The Logical Effort Method....Pages 1-26
Design in the Energy-Delay Space....Pages 27-56
Clocked Storage Elements....Pages 57-79
Flip-Flop Optimized Design....Pages 81-117
Analysis and Comparison in the Energy-Delay-Area Domain....Pages 119-173
Energy Efficiency Versus Clock Slope....Pages 175-198
Hold Time Issues and Impact of Variations on Flip-Flop Topologies....Pages 199-227
Ultra-Fast and Energy-Efficient Pulsed Latch Topologies....Pages 229-246
Back Matter....Pages 247-260