دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1st Edition.
نویسندگان: Fernanda Lima Kastensmidt. Ricardo Reis
سری: Frontiers in Electronic Testing
ISBN (شابک) : 9781441940520, 1441940529
ناشر: Springer
سال نشر: 2010
تعداد صفحات: 8
زبان: English
فرمت فایل : ZIP (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 6 مگابایت
در صورت تبدیل فایل کتاب Fault-Tolerance Techniques for SRAM-Based FPGAs به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب تکنولوژی Tolerance Fault برای FPGA های مبتنی بر SRAM نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
تحمل خطا در مدارهای مجتمع یک نگرانی انحصاری در مورد طراحان فضا یا مهندسان کاربردی بسیار قابل اعتماد نیست. در عوض، طراحان محصولات نسل بعدی باید با کاهش نویزهای حاشیه به دلیل پیشرفت های تکنولوژیکی کنار بیایند. تکامل مداوم فرآیند فناوری ساخت قطعات نیمه هادی، از نظر کوچک شدن هندسه ترانزیستور، منبع تغذیه، سرعت و چگالی منطقی، قابلیت اطمینان مدارهای مجتمع زیر میکرون بسیار عمیق را در مواجهه با منابع مختلف داخلی و خارجی به میزان قابل توجهی کاهش داده است. سر و صدا. آرایه های دروازه قابل برنامه ریزی میدانی بسیار محبوب، قابل تنظیم توسط سلول های SRAM، نتیجه تکامل مدار مجتمع با میلیون ها سلول حافظه برای پیاده سازی منطق، حافظه های جاسازی شده، مسیریابی و اخیراً با هسته های ریزپردازنده تعبیه شده است. این پلتفرمهای سیستمهای روی تراشه با قابلیت برنامهریزی مجدد باید برای مقابله با نیازهای امروزی عیبپذیر باشند. این کتاب تکنیک های تحمل خطا را برای آرایه های دروازه قابل برنامه ریزی میدانی مبتنی بر SRAM (FPGA) مورد بحث قرار می دهد. با نشان دادن مدل مشکل و اثرات ناراحت کننده در معماری قابل برنامه ریزی شروع می شود. در دنباله، تکنیک های اصلی تحمل خطا را نشان می دهد که امروزه برای محافظت از مدارهای مجتمع در برابر خطاها استفاده می شود. مجموعه بزرگی از روش ها برای طراحی سیستم های تحمل خطا در FPGA های مبتنی بر SRAM شرح داده شده است. برخی از تکنیک های ارائه شده مبتنی بر توسعه یک معماری جدید مقاوم در برابر خطا با عناصر FPGA با استحکام جدید هستند. سایر تکنیک ها بر اساس محافظت از توضیحات سخت افزاری سطح بالا قبل از سنتز در FPGA هستند. خواننده انعطاف پذیری انتخاب مناسب ترین تکنیک تحمل خطا برای پروژه خود و مقایسه مجموعه ای از تکنیک های تحمل خطا برای برنامه های منطقی قابل برنامه ریزی را دارد.
Fault-tolerance in integrated circuits is not an exclusive concern regarding space designers or highly-reliable application engineers. Rather, designers of next generation products must cope with reduced margin noises due to technological advances. The continuous evolution of the fabrication technology process of semiconductor components, in terms of transistor geometry shrinking, power supply, speed, and logic density, has significantly reduced the reliability of very deep submicron integrated circuits, in face of the various internal and external sources of noise. The very popular Field Programmable Gate Arrays, customizable by SRAM cells, are a consequence of the integrated circuit evolution with millions of memory cells to implement the logic, embedded memories, routing, and more recently with embedded microprocessors cores. These re-programmable systems-on-chip platforms must be fault-tolerant to cope with present days requirements. This book discusses fault-tolerance techniques for SRAM-based Field Programmable Gate Arrays (FPGAs). It starts by showing the model of the problem and the upset effects in the programmable architecture. In the sequence, it shows the main fault tolerance techniques used nowadays to protect integrated circuits against errors. A large set of methods for designing fault tolerance systems in SRAM-based FPGAs is described. Some presented techniques are based on developing a new fault-tolerant architecture with new robustness FPGA elements. Other techniques are based on protecting the high-level hardware description before the synthesis in the FPGA. The reader has the flexibility of choosing the most suitable fault-tolerance technique for its project and tocompare a set of fault tolerant techniques for programmable logic applications.