دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش:
نویسندگان: Deleonibus. Simon
سری: Pan Stanford series on intelligent nanosystems
ISBN (شابک) : 9780429458736, 0429858604
ناشر: Pan Stanford Publishing;CRC
سال نشر: 2018
تعداد صفحات: 438
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 41 مگابایت
کلمات کلیدی مربوط به کتاب دستگاه های نوظهور برای نانوسیستم های کم مصرف و با کارایی بالا: فیزیک، عملکردهای جدید و پردازش داده ها: نانوالکترونیک، سیستم های ولتاژ پایین، نیمه هادی های اکسید فلز، مکمل، فناوری و مهندسی / مکانیک
در صورت تبدیل فایل کتاب Emerging devices for low-power and high-performance nanosystems: physics, novel functions, and data processing به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب دستگاه های نوظهور برای نانوسیستم های کم مصرف و با کارایی بالا: فیزیک، عملکردهای جدید و پردازش داده ها نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
تاریخچه فناوریهای اطلاعات و ارتباطات (ICT) با مسیرهای تکاملی
و جایگزینهای چالش برانگیز، به اصطلاح دستگاهها و معماریهای
نوظهور هموار شده است. مقدمه آنها مسائل مربوط به تعریف متغیر
حالت، پردازش اطلاعات و ادغام فرآیند را در دو بعدی، بالای آی سی
و سه بعدی مطرح می کند. این کتاب قابلیتهای نانوسیستمهای
یکپارچه را برای تطبیق عملکرد کم توان و پر توسط CMOS ترکیبی و ناهمگن در
2D/3D یا توسط دستگاههای نوظهور برای سنجش جایگزین، بررسی
میکند. ، ذخیره سازی و پردازش داده ها. انتخاب فناوریهای
اطلاعات و ارتباطات آینده نه تنها باید بهرهوری انرژی، بلکه
پایداری آنها در اکوسیستم جهانی را نیز در نظر بگیرد.
بیشتر
بخوانید...
چکیده: تاریخچه فناوری های اطلاعات و ارتباطات (ICT) توسط مسیرهای
تکاملی و جایگزین های چالش برانگیز، به اصطلاح دستگاه ها و معماری
های نوظهور هموار شده است. مقدمه آنها مسائل مربوط به تعریف متغیر
حالت، پردازش اطلاعات و ادغام فرآیند را در دو بعدی، بالای آی سی
و سه بعدی مطرح می کند. این کتاب قابلیتهای نانوسیستمهای
یکپارچه را برای تطبیق با توان کم و کارایی بالا توسط CMOS ترکیبی
و ناهمگن در دوبعدی/۳بعدی یا توسط دستگاههای نوظهور برای سنجش
جایگزین، فعالسازی، ذخیرهسازی دادهها و پردازش مرور میکند.
انتخاب فناوریهای اطلاعات و ارتباطات آینده نه تنها باید
بهرهوری انرژی بلکه پایداری آنها در اکوسیستم جهانی را نیز در
نظر بگیرد.
The history of information and communications technologies
(ICT) has been paved by both evolutive paths and challenging
alternatives, so-called emerging devices and architectures.
Their introduction poses the issues of state variable
definition, information processing, and process integration in
2D, above IC, and in 3D. This book reviews the capabilities of
integrated nanosystems to match low power and high performance either by hybrid
and heterogeneous CMOS in 2D/3D or by emerging devices for
alternative sensing, actuating, data storage, and processing.
The choice of future ICTs will need to take into account not
only their energy efficiency but also their sustainability in
the global ecosystem. Read
more...
Abstract: The history of information and communications
technologies (ICT) has been paved by both evolutive paths and
challenging alternatives, so-called emerging devices and
architectures. Their introduction poses the issues of state
variable definition, information processing, and process
integration in 2D, above IC, and in 3D. This book reviews the
capabilities of integrated nanosystems to match low power and
high performance either by hybrid and heterogeneous CMOS in
2D/3D or by emerging devices for alternative sensing,
actuating, data storage, and processing. The choice of future
ICTs will need to take into account not only their energy
efficiency but also their sustainability in the global
ecosystem
Content: Cover
Half Title
Title Page
Copyright Page
Table of Contents
Preface
Acknowledgments
Introduction: Cramming More Functions into Integrated Systems toward a Sustainable Information Technology World
PART I: HYBRID AND HETEROGENEOUS CMOS FOR ULTRA-LOW-POWER DATA PROCESSING
1: The Junctionless Transistor
1.1 Introduction
1.2 Junctionless MOSFET Operation and Properties
1.2.1 Device Physics
1.2.1.1 Effective channel length modulation
1.2.1.2 Mobility
1.2.1.3 Subthreshold slope
1.2.1.4 Threshold voltage and transconductance
1.2.1.5 Gate capacitance
1.2.1.6 Miller capacitance 1.2.1.7 Variability1.2.1.8 Reliability and noise
1.2.1.9 Bipolar effect
1.2.1.10 Models for the junctionless transistor
1.2.1.11 Carrier confinement effects
1.2.2 Junctionless Transistor Architectures
1.2.2.1 SOI trigate
1.2.2.2 SOI planar transistors
1.2.2.3 GAA
1.2.2.4 Vertical nanowire FETs
1.2.2.5 Bulk and stacked PN junctionless transistors
1.2.2.6 Tunnel FET
1.3 "Nonsilicon" Junctionless Transistors
1.3.1 Germanium
1.3.2 Polycrystalline Si and Ge
1.3.3 III-V Semiconductors
1.3.4 Other Materials
1.3.4.1 Transition metal dichalcogenides
1.3.4.2 Carbon nanotube transistors 1.3.4.3 Metal oxide transistors1.3.4.4 Metallic transistors
1.4 Junctionless Nanowire Sensors
1.5 Conclusions
2: Several Challenges in Steep-Slope Tunnel Field-Effect Transistors
2.1 Introduction
2.2 Challenges in Achieving Steep-Slope TFETs
2.2.1 Benchmarks of Realized Steep-Slope TFETs
2.2.2 Series Resistance
2.2.2.1 Contact resistance
2.2.2.2 Junction resistance
2.2.2.3 Channel resistance
2.2.3 Quality of MOS and Gate-Architecture
2.3 III-V/SI Heterointerface for a Tunnel Junction
2.3.1 Direct Integration of III-V NWs on Si/Ge 2.3.2 Misfit Dislocations at III-V NW/Si Junctions2.3.3 Diode Properties for the III-V NW/Si Junctions
2.4 Vertical Tunnel FETs Using a III-V/SI Junction
2.4.1 MOS Interface in Vertical InGaAs NW FETs
2.4.2 Degraded TFETs Using In(Ga)As NW/Si Junctions
2.4.3 Scaling of NW Diameter for a Steep SS
2.4.4 Challenges in Doping
2.4.4.1 Formation of an intrinsic layer in a III-V NW
2.4.4.2 Heavy doping
2.5 Challenges in Increasing the On-State Current
2.5.1 Effect of Channel Length
2.5.2 Effect on Strain
2.6 Conclusion
3: Nanoelectromechanical Switches
3.1 Introduction 3.1.1 Background: CMOS Energy Efficiency Limit3.1.2 Why Nanoscale Electromechanical Switches
3.2 Actuation Mechanisms
3.2.1 Electromagnetic
3.2.2 Electrothermal
3.2.3 Piezoelectric
3.2.4 Electrostatic
3.3 Electrostatic Relay Design for Digital Computing
3.3.1 Modeling and Analysis
3.3.1.1 Parallel-plate capacitor model
3.3.1.2 Operation modes
3.3.1.3 Hysteresis voltage
3.3.1.4 Mechanical delay
3.3.2 Challenges for Reducing Operating Voltage
3.4 Body-Biased Relay Technology
3.4.1 Relay Design and Fabrication Process
3.4.2 Scaling Theory
3.4.3 Recent Progress