Embedded SoPC Design with Nios II Processor and Verilog Examples

برنامه‌نویسی سخت‌افزاری منحصربه‌فرد سیستم‌های تعبیه‌شده مبتنی بر FPGA را بررسی می‌کند، با استفاده از رویکرد یادگیری با انجام برای معرفی مفاهیم و تکنیک‌های طراحی SoPC تعبیه‌شده با Verilog

یک SoPC (سیستم روی یک تراشه قابل برنامه‌ریزی) یک پردازنده را ادغام می‌کند. ، ماژول های حافظه، لوازم جانبی ورودی/خروجی و شتاب دهنده های سخت افزاری سفارشی در یک دستگاه FPGA (آرایه دروازه قابل برنامه ریزی در میدان). علاوه بر نرم‌افزار سفارشی‌شده، سخت‌افزار سفارشی‌شده را می‌توان توسعه داد و در سیستم تعبیه‌شده نیز گنجاند؟ به ما اجازه می‌دهد پردازنده هسته نرم را پیکربندی کنیم، رابط‌های ورودی/خروجی مناسب ایجاد کنیم، و شتاب‌دهنده‌های سخت‌افزاری تخصصی برای کارهای محاسباتی فشرده توسعه دهیم.

با استفاده از یک برد نمونه سازی Altera FPGA و پردازنده هسته نرم Nios II آن، طراحی SoPC تعبیه شده با پردازنده Nios II و نمونه های Verilog رویکرد "یادگیری با انجام" را برای نشان دادن فرآیند طراحی و توسعه سخت افزار و نرم افزار با گنجاندن پروژه های واقع گرایانه دارد. که قابل اجرا و آزمایش بر روی برد است.

با تاکید بر طراحی سخت‌افزار و یکپارچگی در سرتاسر، این کتاب به چهار بخش عمده تقسیم می‌شود:

• بخش اول HDL و سنتز سخت‌افزار سفارشی را پوشش می‌دهد

• بخش دوم معرفی می‌شود. پردازنده Nios II و مروری بر توسعه نرم‌افزار تعبیه‌شده ارائه می‌کند

• بخش سوم طراحی و توسعه سخت‌افزار و نرم‌افزار چندین دستگاه پیچیده ورودی/خروجی، از جمله صفحه‌کلید و ماوس PS2، گرافیک را نشان می‌دهد. کنترلر ویدیویی، یک کدک صوتی و یک کارت SD (دیجیتال ایمن)

• بخش چهارم چندین مطالعه موردی در مورد ادغام شتاب دهنده های سخت افزاری، از جمله مدار GCD سفارشی (بزرگترین مقسوم علیه مشترک) ارائه می کند. مدار فراکتال مجموعه مندلبرو، و یک سینت سایزر صوتی بر اساس روش DDFS (سنتز فرکانس دیجیتال مستقیم)

در حالی که طراحی و توسعه یک SoPC تعبیه شده می تواند مفید باشد، یادگیری می تواند یک سفر طولانی و پر پیچ و خم باشد. . این کتاب مسیر پیش رو را نشان می‌دهد و خوانندگان را از طریق گام‌های اولیه برای بهره‌برداری از پتانسیل کامل این روش‌شناسی در حال ظهور راهنمایی می‌کند. مدار (صفحات 9-24):
فصل 3 مروری بر نرم افزار FPGA و EDA (صفحات 25-52):
فصل 4 مدار ترکیبی سطح RT (صفحات 53-92):
فصل 5 ترتیبی منظم مدار (صفحات 93-135):
فصل 6 FSM (صفحات 137-154):
فصل 7 FSMD (صفحات 155-188):
فصل 8 موضوعات منتخب Verilog (صفحات 189-225):
فصل 9 نمای اجمالی پردازنده Nios II (صفحات 227–236):
فصل 10 مشتق و دسترسی سطح پایین سیستم Nios II (صفحات 237–264):
فصل 11 لوازم جانبی از پیش طراحی شده Nios II I/O ( صفحات 265–301):
فصل 12 درایورهای از پیش طراحی شده Nios II I/O و HAL API (صفحات 303–324):
فصل 13 وقفه و ISR (صفحات 325–341):
فصل 14 I Custom I /O Peripheral with PIO Cores (صفحات 343-350):
فصل 15 Avalon Interconnect and SOPC Component (صفحات 351-384):
فصل 16 کنترل کننده های SRAM و SDRAM (صفحات 385-421):
فصل 17 صفحه کلید و ماوس PS2 (صفحات 423–473):
فصل 18 کنترلر VGA (صفحات 475-553):
فصل 19 کنترلر کدک صوتی (صفحات 555–600):
فصل 20 کنترل کننده کارت SD ( صفحات 601-660):
فصل 21 GCD Accelerator (صفحات 661-679):
فصل 22 Mandelbrot Set Fractal Accelerator (صفحات 681-714):
فصل 23 سنتز فرکانس دیجیتال مستقیم (صفحات 7391-75) ):

Explores the unique hardware programmability of FPGA-based embedded systems, using a learn-by-doing approach to introduce the concepts and techniques for embedded SoPC design with Verilog

An SoPC (system on a programmable chip) integrates a processor, memory modules, I/O peripherals, and custom hardware accelerators into a single FPGA (field-programmable gate array) device. In addition to the customized software, customized hardware can be developed and incorporated into the embedded system as well?allowing us to configure the soft-core processor, create tailored I/O interfaces, and develop specialized hardware accelerators for computation-intensive tasks.

Utilizing an Altera FPGA prototyping board and its Nios II soft-core processor, Embedded SoPC Design with Nios II Processor and Verilog Examples takes a "learn by doing" approach to illustrate the hardware and software design and development process by including realistic projects that can be implemented and tested on the board.

Emphasizing hardware design and integration throughout, the book is divided into four major parts:

• Part I covers HDL and synthesis of custom hardware

• Part II introduces the Nios II processor and provides an overview of embedded software development

• Part III demonstrates the design and development of hardware and software of several complex I/O peripherals, including a PS2 keyboard and mouse, a graphic video controller, an audio codec, and an SD (secure digital) card

• Part IV provides several case studies of the integration of hardware accelerators, including a custom GCD (greatest common divisor) circuit, a Mandelbrot set fractal circuit, and an audio synthesizer based on DDFS (direct digital frequency synthesis) methodology

While designing and developing an embedded SoPC can be rewarding, the learning can be a long and winding journey. This book shows the trail ahead and guides readers through the initial steps to exploit the full potential of this emerging methodology.Content:
Chapter 1 Overview of Embedded System (pages 1–8):
Chapter 2 Gate?level Combinational Circuit (pages 9–24):
Chapter 3 Overview of FPGA and EDA Software (pages 25–52):
Chapter 4 RT?level Combinational Circuit (pages 53–92):
Chapter 5 Regular Sequential Circuit (pages 93–135):
Chapter 6 FSM (pages 137–154):
Chapter 7 FSMD (pages 155–188):
Chapter 8 Selected Topics of Verilog (pages 189–225):
Chapter 9 Nios II Processor Overview (pages 227–236):
Chapter 10 Nios II System Derivation and Low?Level Access (pages 237–264):
Chapter 11 Predesigned Nios II I/O Peripherals (pages 265–301):
Chapter 12 Predesigned Nios II I/O Drivers and HAL API (pages 303–324):
Chapter 13 Interrupt and ISR (pages 325–341):
Chapter 14 Custom I/O Peripheral with PIO Cores (pages 343–350):
Chapter 15 Avalon Interconnect and SOPC Component (pages 351–384):
Chapter 16 SRAM and SDRAM Controllers (pages 385–421):
Chapter 17 PS2 Keyboard and Mouse (pages 423–473):
Chapter 18 VGA Controller (pages 475–553):
Chapter 19 Audio Codec Controller (pages 555–600):
Chapter 20 SD Card Controller (pages 601–660):
Chapter 21 GCD Accelerator (pages 661–679):
Chapter 22 Mandelbrot Set Fractal Accelerator (pages 681–714):
Chapter 23 Direct Digital Frequency Synthesis (pages 715–739):