Elettronica Integrata Digitale

PREMESSA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . III
PREFAZIONE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . IV
CAPITOLO 1 - DISPOSITIVI ELETTRONICI
FONDAMENTALI ............. . .... .
1.1 Il diodo a semiconduttore ideale . . . . . . . . . . . . . . . . . . I
l .2 Dipendenza delle caratteristiche del diodo dalla temperatura 4
1.3 Capacità di transizione del diodo . . . . . . . . . . . . . . . . . 6
1.4 Il diodo Zener . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
l .5 I diodi nei circuiti integrati . . . . . . . . . . . . . . . . . . . . . l O
1.6 Il transistore come interruttore . . . . . . . . . . . . . . . . . . . l l
1. 7 Espressioni analitiche delle caratteristiche del transistore . 13
1.8 Il transistore in interdizione . . . . . . . . . . . . . . . . . . . . . I 7
1. 9 Il transistore in saturazione . . . . . . . . . . . . . . . . . . . . . 18
1.10 Le equazioni di Ebers-Moll per il transistore in saturazione 22
1.11 Il transistore ad effetto di campo . . . . . . . . . . . . . . . . 29
l. l 2 Il FET metallo - ossido - semiconduttore (MOSFET) . . . . 34
1.13 Il MOS come interruttore . . . . . . . . . . . . . . . . . . . . . 39
l. l 4 Caratteristiche di ingresso - uscita di un interruttore a
MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
1.15 MOSFET a simmetria complementare (CMOS) . . . . . . 42
l. l 6 Protezione degli ingressi . . . . . . . . . . . . . . . . . . . . . . 46
1.1 7 Velocità di commutazione del diodo . . . . . . . . . . . . . . 4 7
1.18 Tempo di immagazzinamento e tempo di transizione . . 49
1.19 Il diodo Schottky . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 l
1.20 Velocità di commutazione del transistore bipolare . . . . . 52
1.21 Velocità di commutazione dei FET . . . . . . . . . . . . . . . 57
1.22 Tempi di salita e di discesa e tempi di ritardo . . . . . . . 57
CAPITOLO 2 - AMPLIFICATORI OPERAZIONALI
E COMPARATORI . . . . . . . . . . . . . . . . . . . 61
2. l L'amplificatore operazionale . . . . . . . . . . . . . . . . . . . . . 61
VII
2.2 La massa virtuale . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
2.3 Operazioni matematiche . . . . . . . . . . . . . . . . . . . . . . . 63
2.4 Impedenza di uscita . . . . . . . . . . . . . . . . . . . . . . . . . . 65
2.5 Configurazione circuitale interna dell'amplificatore operazionale
........................ . ........ ·. . . . 67
2.6 L'amplificatore completo . . . . . . . . . . . . . . . . . . . . . . . 70
2. 7 Amplificazione non inverteAte nell'Op -Amp . . . . . . . . . 71
2.8 Impedenza dell'amplificatore non invertente . . . . . . . . . . 72
2.9 Considerazioni pratiche . . . . . . . . . . . . . . . . . . . . . . . . 73
2.10 La compensazione . . . . . . . . . . . . . . . . . . . . . . . . . . 74
2.11 Rapporto di reiezione al modo comune .. . : . : . . . . . . 74
2.12 Parametri caratteristici degli Op -Amp . . . . . . . . . . . . 7 5
2.13 Il comparatore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
2.14 Esempio di comparatore realizzato in circuito integrato . 78
2.15 Calcoli di verifica per il comparatore a circuito integrato 80
2.16 Caratteristiche dei comparatori reali . . . . . . . . . . . . . . 85
2. l 7 Il trigger di Schmitt . . . . . . . . . . . . . . . . . . ·. . . . . . . 8 7
2.18 Esempio di trigger di Schmitt . . . . . . . . . . . . . . . . . . . 91
CAPITOLO 3 - CIRCUITI LOGICI . . . . . . . . . . . . . . . . . . . 95
3.1 Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
3.2 Funzioni di una sola variabile binaria . . . . . . . . . . . . . . 96
3.3 Funzioni di due variabili binarie . . . . . . . . . . . . . . . . . . 96
3.4 La funzione OR ....................... ·. . . . . . 99
3.5 L'operazione NANO e l'operazione NOR . . . . . . . . . . . 100
3.6 L'operazione OR ESCLUSIVO . . . . . . . . . . . . . . . . . . 102
3. 7 Altre funzioni ..... ~ . . . . . . . . . . . . . . . . . . . . . . . . . 103
3.8 Variabili logiche . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
3.9 Notazione O, 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
3.10 Operazioni necessarie e sufficienti . . . . . . . . . . . . . . . . 108
3.11 Teoremi dell'algebra booleana . . . . . . . . . . . . . . . . . . 110
3.12 Un esempio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
3 .13 Il sistèma di numerazione binario . . . . . . . . . . . . . . . . 114
3. 14 Codice binario riflesso o codice Grey . . . . . . . . . . . . . 1 16
3.15 Forme canoniche per le funzioni logiche: somma di prodotti
canonica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
3 .16 Prodotto di somme canonico . . . . . . . . . . . . . . . . . . . 120
3.17 Rappresentazioni di funzioni logiche mediante prodotti e
somme fondamentali ....................... : . 122
3.18 Rappresentazione delle funzioni logiche con la mappa di
Karnaugh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
VIII
3.19 Mappe di Karnaugh per due, tre, quattro variabili : . . . 126
3.20 Semplificazione delle funzioni logiche con le mappe di Karnaugh
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
3.21 Raggruppamenti multipli su una mappa K . . . . . . . . . 13 I
3.22 Mappe di Karnaugh per cinque e per sei variabili . . . . 133
3.23 Uso delle mappe di Karnaugh . . . . . . . . . . . . . . . . . . 135
3.24 Uso della mappa K quando la funzione non è espressa mediante
i Minterm . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
3.25 Sintesi usando porte NAND o NOR . . . . . . . . . . . . . 142
3.26 Funzioni non completamente definite . . . . . . . . . . . . . . 144
CAPITOLO 4 - LOGICA RESISTORE-TRANSISTORE (RTL)
ELOGICAADINIEZIONEINTEGRATA(IIL) 147
4.1 La porta in logica resistore- transistore (RTL) . . . . . . . . 14 7
4.2 La porta in logica a transistori in accoppiamento diretto
(DCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
4.3 Accaparramento di corrente nelle porte DCTL . . . . . . . 151
4.4 Logica resistore- transistore (R TL) . . . . . . . . . . . . . . . . 15 3
4.5 Il Fan-out ............ .. .............. ... .. 155
4.6 Caratteristica di ingresso-uscita della porta RTL con carico
sull'uscita . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
4.7 Buffer RTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
4.8 Porta OR ESCLUSIVO RTL . . . . . . . . . . . . . . . . . . . 171
4.9 Specifiche fornite dai costruttori . . . . . . . . . . . . . . . . . . 171
4.10 Disposizione in parallelo di porte R TL . . . . . . . . . . . . 173
4.11 Specifiche sulle tensioni di lavoro .......... ,, . . . . . 176
4.12 Tempo di propagazione . . . . . . . . . . . . . . . . . . . . . . . 177
4.13 Logica ad iniezione integrata (IIL) . . . . . . . . . . . . . . . 180
4.14 Struttura fisica della IIL . . . . . . . . . . . . . . . . . . . . . . 185
4.15 Decodificatore IIL . . . . . . . . . . . . . . . . . . . . . . . . . . 189
4.16 Corrente e livelli di tensione . . . . . . . . . . . . . . . . . . . . 191
CAPITOLO 5 - LOGICA DIODO -TRANSISTORE . . . . . . . . 193
5.1 La porta in logica diodo-transistore (DTL) . . . . . . . . . . 193
5.2 Fan - out . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
5.3 Porte DTL a circuito integrato . . . . . . . . . . . . . . . . . . 199
5.4 Caratteristica di ingresso- uscita . . . . . . . . . . . . . . . . . . 202
5.5 Specifiche fornite dai costruttori per le porte DTL . . . . . 204
5.6 La connessione AND CABLATO . . . . . . . . . . . . . . . . 207
IX
5. 7 Logica a soglia elevata (HTL) . . . . . . . . . . . . . . . . . . . 210
5.8 Caratteristica di ingresso - uscita della porta HTL . . . . . . 212
5.9 Specifiche fornite dalle case costruttrici . . . . . . . . . . . . . 212
CAPITOLO 6 - LOGICA TRANSISTORE -TRANSISTORE 215
6.1 Logica transistore - transistore (TTL) . .. '. . . . . . . . . . . . 215
6.2 Confronto fra TTL e DTL . . . . . . . . . . . . . . . . . . . . . 217
6.3 Il transistore di ingresso . ......... .. .. : . : . . . . . . 217
6.4 Il Pull- up attivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
6.5 Caratteristica ingresso-uscita escludendo il transistore d'in -
gresso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
6.6 Caratteristica ingresso - uscita del transistore di ingresso . 228
6. 7 Il transistore multi - emettitore . . . . . . . . . . . . . . . . . . . 23 I
6.8 Caratteristica tensione-corrente di ingresso della porta TTL 232
6. 9 Caratteristica tensione - corrente di uscita della porta TTL 234
6.10 Dati e specifiche del costruttore; dipendenza dalla temperatura
ed immunità al rumore . . . . . . . . . . . . . . . . . . . . 237
6.11 La corrente assorbita dall'alimentazione . . . . . . . . . . . . 242
6.12 Tipi di porte TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
6. 13 TTL Schottky . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
6.14 Altre funzioni logiche con porte TTL . . . . . . . . . . . . . 249
CAPI:rOLO 7 LOGICA AD ACCOPPIAMENTO
X
DI EMETTITORE . . . . . . . . . . . . . . . . . . . . 251
7.1 Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
7.2 La porta ECL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
7.3 Tensioni nei transistori ECL . . . . . . . . . . . . . . . . . . . . 254
7.4 Caratteristica di trasferimento: l'uscita OR . . . . . . . . . . 254
7.5 L'uscita NOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
7 .6 Specifiche fornite dalle case costruttrici: caratteristica di trasferimento
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
7.7 Fan-out . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
7.8 Velocità di funzionamento . . . . . . . . . . . . . . . . . . . . . . 261
7.9 Compensazione termica della polarizzazione .. . : . . . . . 264
7.10 Versatilità logica delle porte ECL . . . . . . . . . . . . . . . . 266
7.11 La tensione di alimentazione negativa . . . . . . . . . . . . . 267
7 .12 Traslazione dei livelli . . . . . . . . . . . . . . . . . . . . . . . . . 2 70
7.13 Connessioni fra porte ECL . . . . . . . . . . . . . . . . . . . . 272
CAPITOLO - PORTE MOS . . . . . . . . . . . . . . . . . . . . . . . . 283
8.1 Equazioni analitiche dei MOSFET . . . . . . . . . . . . . . . . 283
8.2 Effetti della temperatura . . . . . . . . . . . . . . . . . . . . . . . 286
8.3 L'invertitore a MOS . . . . . . . . . . . . . . . . . . . . . . . . . . 286
8.4 L'invertitore a CMOS . . . . . . . . . . . . . . . . . . . . . . . . . 289
8.5 Calcolo della caratteristica di trasferimento di un invertitore a
CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
8.6 Porte MOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292
8.7 Tempo di salita di una porta MOS . . . . . . . . . . . . . . . 294
8.8 Il tempo di discesa . . . . . . . . . . . . . . . . . . . . . . . . . . . 296
8.9 La porta CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298
8.10 Tempi di salita e di discesa nelle porte CMOS . . . . . . 299
8.11 Specifiche del costruttore . . . . . . . . . . . . . . . . . . . . . . 300
8.12 Interfacciamento fra porte a BJT e CMOS . . . . . . . . . 303
CAPITOLO 9 - I FLIP -FLOP . .. ; . . . . . . . . . . . . . . . . . . . 307
9.1 Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307
9.2 Terminologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307
9.3 Il flip-flop come elemento di memoria . . . . . . . . . . . . . 308
9.4 Flip-flop a porte NAND . . . . . . . . . . . . . . . . . . . . . . 310
9.5 Commutatore con circuito anti - rimbalzo . . . . . . . . . . . . 311
9 .6 Flip - flop con comando di dock . . . . . . . . . . . . . . . . . . 3 12
9. 7 Interconnessione fra flip-flop: la configurazione master -slave 316
9.8 Flip-flop con comando sul fronte di transizione ad accoppiamento
in alternata . . . . . . . . . . . . . . . . . . . . . . . . . . . 322
9.9 Flip-flop ad accoppiamento in alternata con comando di dock 325
9.10 Flip - flop ad immagazzinamento capacitivo . . . . . . . . . 327
9.11 Flip - flop a iitardo di propagazione . . . . . . . . . . . . . . 328
9.12 Il flip-flop JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
9.13 Il flip-flop di tipo D . . . . . . . . . . . . . . . . . . . . . . . . . 332
9.14 Un flip-flop SR RTL . . . . . . . . . . . . . . . . . . . . . . . . 335
9.15 Un flip-flop DTL . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
9.16 Un flip-flop a ritardo di propagazione RTL . . . . . . . . 339
9.17 Il flip-flop ECL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
9.18 Un flip-flop JK ad accoppiamento in alternata . . . . . . 343
9.19 Specifiche dei costruttori . . . . . . . . . . . . . . . . . . . . . . 34 7
9 .20 Flip - flop JK TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 7
9.21 Flip-flop a MO.s . . . . . . . . . . . . . . . . . . . . . . . . . . . 350
XI
CAPITOLO IO - REGISTRI E CONTATORI 355
10. l Il registro a scorrimento (Shift register) . . . . . . . . . . . . 355
10.2 Il clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 358
10.3 Conversione di dati serie- parallelo . . . . . . . . . . . . . . . 358
10.4 Riporto tra stadio finale e stadio iniziale . . . . . . . . . . . 359
10.5 Registro con scorrimento a destra e a sinistra . . . . . . . 359
10.6 Contatori a propagazione del comando (Ripple Counter) 360
10.7 Metodi per aumentare la velocità del contatore . . . . . . 364
10.8 Contatori non binari .. . ......... .... -. . . . . . . . . 368
10.9 Contatori MOD-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . 368
10.10 Contatori MOD-5 . . . . . . . . . . . . . . . . . . . . . . . . . . 3 70
I 0.11 Condizione di «blocco» del contatore . . . . . . . . . . . . . 3 73
10.12 Combinazioni di contatori di modulo diverso . . . . . . . 3 7 5
10.13 Altri metodi di progetto per contatori . . . . . . . . . . . . 3 77
I 0.14 Contatore asincrono avanti - indietro . . . . . . . . . . . . . 3 79
10.15 Contatore sincrono avanti-indietro . . . . . . . . . . . . . . 381
10.16 Contatori ad anello (Ring Counter) . . . . . . . . . . . . . . 382
I 0.1 7 Generatori di sequenza . . . . . . . . . . . . . . . . . . . . . . 384
CAPITOLO 11 - OPERAZIONI ARITMETICHE 393
Xli
11.l Addizione di due numeri binari . . . . . . . . . . . . . . . . . 393
11.2 Il sommatore completo (Full Adder) . . . . . . . . . . . . . . 395
11.3 Sommatore seriale . . . . . . . . . . . . . . . . . . . . . . . . . . . 397
11.4 Sommatore parallelo ......... - . . . . . . . . . . . . . . . . 399
11.5 Somma di più di due numeri . . . . . . . . . . . . . . . . . . . 40 l
11.6 Sommatore ad alta velocità; riporto simultaneo (Look -Ahead
Carry) .......... : . . . . . . . . . . . . . . . . . . . . 404
11. 7 La sottrazione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
11.8 Numeri complementari . . . . . . . . . . . . . . . . . . . . . . . 409
11. 9 Rappresentazione dei numeri con segno nei registri . . . 413
11. l O Sottrazione mediante complementazione ed addizione . 416
11.11 Addizione e sottrazione in complemento a due . . . . . . 41 7
11.12 Addizione e sottrazione in complemento a uno . . . . . . 418
11.13 Addizione e sottrazione di una sequenza di numeri relativi 420
11.14 Sommatore a saturazione . . . . . . . . . . . . . . . . . . . . . 420
11.15 Moltiplicazione di una variabile per una costante . . . . 423
11.16 Moltiplicazione ...... ~ . . . . . . . . . . . . . . . . . . . . . 426
11.17 Divisione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 428
11.18 L'unità aritmetico - logica . . . . . . . . . . . . . . . . . . . . . 430 .
CAPITOLO 12 - MEMORIE A SEMICONDUTTORE
12. l Tipi di memoria ........................... .
12.2 Memorie sequenziali realizzate con registri a scorrimento
12.3 Stadi di registri a MOS ...................... .
12.4 Registro a scorrimento Ratioless a due fasi .... ... . .
12.5 Stadio a Ratioless a quattro fasi ............... .
12.6 Stadi di registri a CMOS .................... .
12. 7 Stadio di registro a scorrimento statico ........... .
12.8 Stadio statico a tre fasi ...................... .
12.9 La memoria a sola lettura (RQM) .............. .
12.10 Costituzione interna delle ROM .......... ..... .
12.l l ROM programmabili (PROM) e ROM cancellabili
(EPROM) ........ ...................... .
12.12 Applicazioni delle ROM .................... .
12.13 Celle di memoria ad accesso casuale a transistori bipolari
12.14 Altre celle di memoria a transistori bipolari ....... .
12.15 RAM a MOS ............................ .
12.16 Organizzazione di una RAM . . . . . . . . . . . . . . . . . .
12.17 Disposizione in parallelo di chip contenenti memorie a semiconduttore
............................ .
12.18 Dispositivi ad accoppiamento di carica (CCD) ..... .
12.19 Immagazzinamento della carica ............... .
12.20 Trasferimento della carica . .................. .
12.21 Dispositivi di ingresso e di uscita .............. .
CAPITOLO 13 - INTERRUTTORI ANALOGICI ... , ..... .
13.1 Principi di funzionamento delle porte analogiche .... .
13.2 Applicazioni dei circuiti interruttori .............. .
13.3 Porte di trasmissione a diodi ................ . . .
13.4 Porte a transistori bipolari ............... . .... .
13.5 Porte a FET ............................. .
13.6 Amplificatori operazionali .................... .
13.7 'Porta a FET con un Op-Amp come carico ....... .
13.8 Circuito di campionamento e mantenimento ........ .
13. 9 Circuiti pilota per porte a FET . . . . . . . . . . . . . . . . .
13.10 Porte a CMOS ........................... .
13 .11 Applicazioni degli interruttori analogici .. ........ .
13.12 Specifiche degli amplificatori S/H fornite dai costruttori
433
433
436
438
442
444
445
448
450
452
454
456
456
459
461
463
469
472
476
478
479
482
485
485
487
497
510
513
514
5"16
518
525 I
527
531
534
XIII
CAPITOLO 14 - CONVERSIONE ANALOGICO-DIGITALE . 537
14. l Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 3 7
14.2 Teorema del campionamento . . . . . . . . . . . . . . . . . . . 538
14.3 Multiplazione a divisione di tempo .......... ; . . . . 540
14.4 Quantizzazione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 542
14.5 Convertitore DI A a resistori pesati . . . . . . . . . . . . . . . 546
14.6 Convertitore DIA A scala R - 2R . . . . . . . . . . . . . . 549
14.7 Commutatori per convertitori DIA . . . . . . . . . . . . . . . 553
14.8 Convertitore DIA pilotato in corrente . . . . . . . . . . . . . 555
14. 9 Convertitore DI A a scala invertita . . . . . . . . . . . . . . . 560
14.IO Formato di ingresso e di uscita di un convertitore DIA 562
14.ll Specifiche dei convertitori DIA ................. 566
14.12 Convertitori AID: convertitore a comparatori in parallelo 5 69
14.13 Convertitore ad approssimazioni successive . . . . . . . . 5 76
14. l 4 Il convertitore a conteggio . . . . . . . . . . . . . . . . . . . . 5 80
14.15 Il convertitore a doppia rampa . . . . . . . . . . . . . . . . . 583
14.16 Confronto fra i vari tipi di convertitori . . . . . . . . . . . 5 85
14. l 7 Convertitore basato sulla conversione tensione-frequenza 5 8 7
14. l 8 Convertitore basato sulla conversione tensione -tempo . 589
14. l 9 Specifiche dei convertitori AID . . . . . . . . . . . . . . . . . 5 90
14.20 Interconnessione fra SIH e convertitore AID . . . . . . . 5 91
14.21 Modulazionè delta . . . . . . . . . . . . . . . . . . . . . . . . . . 593
14.22 Modulazione delta adattativa . . . . . . . . . . . . . . . . . . 597
CAPITOLO lS - CIRCUITI DI TEMPORIZZAZIONE . . . . . 601
15.l Multivibratori a CMOS . . . . . . . . . . . . . . . . . . . . . . . 601
15.2 Multivibratore astabile a CMOS . . . . . . . . . . . . . . . . . 608
15.3 Multivibratori monostabili a porte ECL . . . . . . . . . . . . 61 O
15.4 Multivibratori per ·intervalli di temporizzazione brevi . . . 616
15.5 Un .multivibratore monostabile TTL integrato. . . . . . . . 618
15.6 Un temporizzatore integrato . . . . . . . . . . . . . . . . . . . . 62 l
APPENDICE - LINEE DI TRASMISSIONE . . . . . . . . . . . . . 625
XIV
A. I Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625
A.2 L'impedenza caratteristica . . . . . . . . . . . . . . . . . . . . . . 627
A.3 La riflessione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 628
A.4 Riflessioni multiple . . . . . . . . . . . . . . . . . . . . . . . . . . . 629
A.5 Effetto del tempo di salita del segnale di ingresso . . . . . 63 l
PROBLEMI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 635
ALCUNI ESEMPI DI SPECIFICHE
FORNITE DALLE CASE COSTRUTTRICI
INDICE ANALITICO
705
xv