Driving High-Speed Signals in Data Center Servers and Storage Area Networks

دسته بندی: الکترونیک
ویرایش:  
نویسندگان: National Semiconductor.  
سری:  
 
ناشر:  
سال نشر:  
تعداد صفحات: 10 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 967 کیلوبایت 

قیمت کتاب (تومان) : 43,000

10 страниц.
Статья по применению продукции National Semiconductor.
طراح SIGNAL PATH No.119. با سرمایه کمتری در دسترس برای ارتقاء مداوم سیستم، راه حل های جدید مرکز داده
باید از نظر فضا و انرژی کارآمد باشند و در عین حال از گسترش چندوجهی پشتیبانی کنند تا از
نیازهای ذخیره سازی داده کاربران جلوتر باشند. مهندسان از استانداردهای صنعت باز مانند PCI Express (PCIe) و SAS/SATA برای ایجاد معماری‌های کارآمدی استفاده می‌کنند که نیازهای مرکز داده فعلی و آینده را برآورده می‌کنند. تنها با تهویه سیگنال ورودی و خروجی محدود که مستقیماً در این استانداردها نوشته شده است، طراحی سخت افزار توسط کابل و PCB تضعیف داده های سریال با سرعت بالا محدود شده است. حتی در یک قفسه تجهیزات، سیگنال‌هایی که روی هواپیماهای پشتی باقی می‌مانند، تلفاتی فراتر از آنچه در استاندارد PCIe ذکر شده است نشان می‌دهند.
این مقاله توضیح می‌دهد که چگونه یک جفت فرستنده گیرنده دو طرفه PowerWise® 4 Lane جدید National (DS50PCI401 و DS64BR401) ) به طور مستقیم به چالش های تضعیف اتصال با قابلیت هایی فراتر از شرطی سازی سیگنال دیکته شده توسط استانداردها رسیدگی می کند. PCIe 2.0 حداکثر 6 دسی بل را تنظیم می کند و SAS 3 دسی بل را توصیه می کند. با این حال، پاسخ مونتاژ کابل PCIe نشان می دهد که برای بهینه سازی عملکرد کابل AWG 7 متر و 24 به 12 دسی بل جبران نیاز است. جبران خسارت مشابهی برای 24 تا 30 رد صفحه پشتی که امروزه معمولاً در طراحی های سرور یافت می شود مورد نیاز است. فرستنده گیرنده DS50PCI401 بهره ای تا 26 دسی بل را برای برنامه های PCIe ارائه می دهد، در حالی که فرستنده گیرنده DS64BR401 بهره ای تا 33 دسی بل را برای SAS/SATA و سایر فناوری های سیگنالینگ پرسرعت ارائه می دهد.
کار با PCIe و SAS/SATA. استانداردها می‌توانند چالش‌های دیگری را برای محصولات سیلیکونی ایجاد کنند که برای افزایش فواصل انتقال داده طراحی شده‌اند. سیگنال‌های باند جانبی متعدد، مکانیسم‌های تشخیص از راه دور، و تکنیک‌های سیگنال‌دهی سطح بالا مانند خارج از باند (OOB) و Beacon باید به‌درستی مدیریت شوند تا از همگام‌سازی ماشین حالت نقطه پایانی - آغازگر - هدف یا پیچیده ریشه قوی اطمینان حاصل شود.

10 страниц.
Статья по применению продукции National Semiconductor.
SIGNAL PATH designer No.119. With less capital available for continuous system upgrades, new data center solutions
must be space- and energy-effi cient while supporting multi-faceted expansion to keep ahead of
users’ data storage needs. Engineers are leveraging open industry standards like PCI Express (PCIe) and SAS/SATA to create effi cient architectures that address current and future data center requirements. With only limited input and output signal conditioning written directly into these standards, hardware design has been constrained by cable and PCB attenuation of high-speed serial data. Even within a single rack of equipment, signals that remain on backplanes will exhibit losses beyond those detailed in the PCIe standard.
This article explains how a pair of National’s new PowerWise® 4-lane bi-directional transceivers (DS50PCI401 and DS64BR401) directly address interconnect attenuation challenges with capabilities beyond standards-dictated signal conditioning. PCIe 2.0 sets a maximum transmit de-emphasis of 6 dB and SAS recommends 3 dB. However, PCIe cable assembly response indicates that 12 dB of compensation is needed to optimize 7m 24 AWG cable performance. Similar loss compensation will be needed for 24 to 30 backplane traces commonly found in server designs today. The DS50PCI401 transceiver provides a gain of up to 26 dB for PCIe applications, while the DS64BR401 transceiver provides a gain of up to 33 dB for SAS/SATA and other high-speed signaling technologies.
Working with PCIe and SAS/SATA standards can pose some additional challenges for silicon products designed to extend data transmission distances. Multiple sideband signals, remote detection mechanisms, and high-level signaling techniques such as out-of-band (OOB) and Beacon need to be properly handled to ensure robust initiator – target or root complex – endpoint-state machine synchronization.