Digital Logic Design Using Verilog: Coding and RTL Synthesis

این کتاب برای خدمت به عنوان یک مرجع حرفه ای عملی با ابزار اضافی به عنوان کتاب درسی برای دوره های کارشناسی ارشد و برخی دوره های کارشناسی ارشد در طراحی منطق دیجیتال طراحی شده است. این کتاب به گونه ای سازماندهی شده است که می تواند تعدادی از سناریوهای طراحی RTL را از ساده تا پیچیده توصیف کند. این کتاب داستان طراحی منطق را از اصول طراحی منطق تا مفاهیم طراحی پیشرفته RTL می سازد. با توجه به اهمیت کوچک سازی امروزه، این کتاب اطلاعات عملی در مورد مسائل مربوط به طراحی ASIC RTL و چگونگی غلبه بر این نگرانی ها را ارائه می دهد. این به وضوح نحوه نوشتن یک کد RTL کارآمد و نحوه بهبود عملکرد طراحی را توضیح می دهد. این کتاب همچنین مفاهیم طراحی پیشرفته RTL مانند طراحی کم مصرف، طراحی دامنه های ساعت چندگانه و طراحی مبتنی بر SOC را شرح می دهد. جهت گیری عملی کتاب آن را برای برنامه های آموزشی برای مهندسان طراح و برای برنامه های کوتاه مدت حرفه ای ایده آل می کند. مطالب کتاب همچنین آن را برای دانش آموزان و علاقمندان به مطالعه مفید می کند.

This book is designed to serve as a hands-on professional reference with additional utility as a textbook for upper undergraduate and some graduate courses in digital logic design. This book is organized in such a way that that it can describe a number of RTL design scenarios, from simple to complex. The book constructs the logic design story from the fundamentals of logic design to advanced RTL design concepts. Keeping in view the importance of miniaturization today, the book gives practical information on the issues with ASIC RTL design and how to overcome these concerns. It clearly explains how to write an efficient RTL code and how to improve design performance. The book also describes advanced RTL design concepts such as low-power design, multiple clock-domain design, and SOC-based design. The practical orientation of the book makes it ideal for training programs for practicing design engineers and for short-term vocational programs. The contents of the book will also make it a useful read for students and hobbyists.