دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: نویسندگان: Lars W. Liebmann, Kaushik Vaidyanathan, Lawrence Pileggi سری: Tutorial Texts ISBN (شابک) : 1628419059, 9781628419054 ناشر: SPIE سال نشر: 1984 تعداد صفحات: 179 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 8 مگابایت
در صورت تبدیل فایل کتاب Design Technology Co-Optimization in the Era of Sub-Resolution IC Scaling به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب بهینه سازی مشترک فناوری طراحی در عصر مقیاس گذاری IC با وضوح زیر نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
با کمک بهینه سازی مشترک فناوری طراحی (DTCO) می توان بر چالش های پیش روی پیشرفته ترین گره های فناوری در صنعت میکروالکترونیک غلبه کرد. هدف این فرآیند میانجیگری، تضمین تعریف معماری فنآوری رقابتی و در عین حال اجتناب از خطرات برنامهریزی یا بازده ناشی از مفروضات فرآیند غیرواقعی تهاجمی است. این متن آموزشی، اهداف طراحی اساسی و همچنین محدودیت های توپولوژیکی حاصل از یک جریان طراحی منطقی سلول استاندارد را بررسی می کند. طراحی سلول، قرارگیری و مسیریابی در برابر پسزمینه محدودیتهای طراحی روزافزون در گرههای فناوری پیشرفته مورد بررسی قرار میگیرد.
The challenges facing the most-advanced technology nodes in the microelectronics industry can be overcome with the help of design technology co-optimization (DTCO). This mediation process aims to ensure competitive technology architecture definition while avoiding schedule or yield risks caused by unrealistically aggressive process assumptions. This Tutorial Text reviews the fundamental design objectives as well as the resulting topological constraints of a standard cell logic design flow. Cell design, placement, and routing are examined against the backdrop of ever-increasing design constraints in advanced-technology nodes.
Dedication Introduction to the Series Table of Contents Preface List of Acronyms and Abbreviations 1 The Escalating Design Complexity of Sub-Resolution Scaling 2 Multiple-Exposure-Patterning-Enhanced Digital Logic Design 3 Design for Manufacturability 4 Design Technology Co-Optimization References Index About the Authors