دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Wolfgang Roesner (auth.), Daniel Geist, Enrico Tronci (eds.) سری: Lecture Notes in Computer Science 2860 ISBN (شابک) : 9783540203636, 354020363X ناشر: Springer-Verlag Berlin Heidelberg سال نشر: 2003 تعداد صفحات: 439 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 5 مگابایت
کلمات کلیدی مربوط به کتاب روشهای صحیح طراحی و تأیید سختافزار: دوازدهمین کنفرانس کاری پژوهشی پیشرفته IFIP WG 10.5، CHARME 2003، L'Aquila، ایتالیا، 21-24 اکتبر 2003. مجموعه مقالات: است
در صورت تبدیل فایل کتاب Correct Hardware Design and Verification Methods: 12th IFIP WG 10.5 Advanced Research Working Conference, CHARME 2003, L’Aquila, Italy, October 21-24, 2003. Proceedings به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب روشهای صحیح طراحی و تأیید سختافزار: دوازدهمین کنفرانس کاری پژوهشی پیشرفته IFIP WG 10.5، CHARME 2003، L'Aquila، ایتالیا، 21-24 اکتبر 2003. مجموعه مقالات نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این کتاب مجموعه مقالات داوری دوازدهمین کنفرانس کاری تحقیقاتی پیشرفته IFIP WG 10.5 در مورد روشهای صحیح طراحی سخت افزار و تأیید، CHARME 2003 است که در اکویلا، ایتالیا در اکتبر 2003 برگزار شد.
24 مقالات کامل اصلاح شده و 8 مقاله کوتاه ارائه شده به دقت بررسی و از بین 65 مقاله ارسالی انتخاب شدند. مقالات در بخشهای موضوعی در تأیید نرمافزار، روشهای مبتنی بر خودکار، تأیید پردازنده، روشهای مشخصات، اثبات قضیه، بررسی مدل محدود، و بررسی مدل و برنامهها سازماندهی شدهاند.
This book constitutes the refereed proceedings of the 12th IFIP WG 10.5 Advanced Research Working Conference on Correct Hardware Design and Verification Methods, CHARME 2003, held in L'Aquila, Italy in October 2003.
The 24 revised full papers and 8 short papers presented were carefully reviewed and selected from 65 submissions. The papers are organized in topical sections on software verification, automata based methods, processor verification, specification methods, theorem proving, bounded model checking, and model checking and applications.
Front Matter....Pages -
What Is beyond the RTL Horizon for Microprocessor and System Design?....Pages 1-1
The Charm e of Abstract Entities....Pages 2-2
The PSL/Sugar Specification Language A Language for all Seasons....Pages 3-3
Finding Regularity: Describing and Analysing Circuits That Are Not Quite Regular....Pages 4-18
Predicate Abstraction with Minimum Predicates....Pages 19-34
Efficient Symbolic Model Checking of Software Using Partial Disjunctive Partitioning....Pages 35-50
Instantiating Uninterpreted Functional Units and Memory System: Functional Verification of the VAMP....Pages 51-65
A Hazards-Based Correctness Statement for Pipelined Circuits....Pages 66-80
Analyzing the Intel Itanium Memory Ordering Rules Using Logic Programming and SAT....Pages 81-95
On Complementing Nondeterministic Büchi Automata....Pages 96-110
Coverage Metrics for Formal Verification....Pages 111-125
“More Deterministic” vs. “Smaller” Büchi Automata for Efficient LTL Model Checking....Pages 126-140
An Optimized Symbolic Bounded Model Checking Engine....Pages 141-149
Constrained Symbolic Simulation with Mathematica and ACL2....Pages 150-157
Semi-formal Verification of Memory Systems by Symbolic Simulation....Pages 158-163
CTL May Be Ambiguous When Model Checking Moore Machines....Pages 164-169
Reasoning about GSTE Assertion Graphs....Pages 170-184
Towards Diagrammability and Efficiency in Event Sequence Languages....Pages 185-199
Executing the Formal Semantics of the Accellera Property Specification Language by Mechanised Theorem Proving....Pages 200-215
On Combining Symmetry Reduction and Symbolic Representation for Efficient Model Checking....Pages 216-230
On the Correctness of an Intrusion-Tolerant Group Communication Protocol....Pages 231-246
Exact and Efficient Verification of Parameterized Cache Coherence Protocols....Pages 247-262
Design and Implementation of an Abstract Interpreter for VHDL....Pages 263-269
A Programming Language Based Analysis of Operand Forwarding....Pages 270-276
Integrating RAM and Disk Based Verification within the Mur ϕ Verifier....Pages 277-282
Design and Verification of CoreConnect TM IP Using Esterel....Pages 283-288
Inductive Assertions and Operational Semantics....Pages 289-303
A Compositional Theory of Refinement for Branching Time....Pages 304-318
Linear and Nonlinear Arithmetic in ACL2....Pages 319-333
Efficient Distributed SAT and SAT-Based Distributed Bounded Model Checking....Pages 334-347
Convergence Testing in Term-Level Bounded Model Checking....Pages 348-362
The ROBDD Size of Simple CNF Formulas....Pages 363-377
Efficient Hybrid Reachability Analysis for Asynchronous Concurrent Systems....Pages 378-393
Finite Horizon Analysis of Markov Chains with the Mur ϕ Verifier....Pages 394-409
Improved Symbolic Verification Using Partitioning Techniques....Pages 410-424
Back Matter....Pages -