برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید

09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب Clock Generators for SOC Processors: Circuits and Architectures

دانلود کتاب ژنراتورهای ساعت برای پردازنده های SOC: مدارها و معماری ها

مشخصات کتاب

Clock Generators for SOC Processors: Circuits and Architectures

دسته بندی: الکترونیک: رادیو
ویرایش: XVIII, 246 p. 
نویسندگان: Amr Fahim  
سری: Text, Speech and Language Technology 
ISBN (شابک) : 9781402080791, 1402080794 
ناشر: Springer 
سال نشر: 2005 
تعداد صفحات: 257 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 11 مگابایت

قیمت کتاب (تومان) : 37,000

میانگین امتیاز به این کتاب :
تعداد امتیاز دهندگان : 13

در صورت تبدیل فایل کتاب Clock Generators for SOC Processors: Circuits and Architectures به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب ژنراتورهای ساعت برای پردازنده های SOC: مدارها و معماری ها نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.

توضیحاتی در مورد کتاب ژنراتورهای ساعت برای پردازنده های SOC: مدارها و معماری ها

این کتاب به بررسی موضوع طراحی سینت سایزرهای فرکانس کاملاً یکپارچه مناسب برای پردازنده های سیستم روی تراشه (SOC) می پردازد. این کتاب در بررسی مشترک فضای طراحی در سطح مدار و همچنین در سطح معماری، دیدگاه طراحی جهانی تری دارد. پوشش کتاب جامع است و شامل فصول خلاصه در تئوری مدار و همچنین تئوری کنترل بازخورد مربوط به عملکرد حلقه‌های قفل شده فاز (PLL) است. در سطح مدار، بحث شامل طراحی آنالوگ ولتاژ پایین در فرآیندهای CMOS دیجیتال زیر میکرونی عمیق، اثرات نویز منبع، نویز بستر، و همچنین نویز دستگاه است. در سطح معماری، بحث شامل تجزیه و تحلیل PLL با استفاده از مدل‌های زمان پیوسته و همچنین زمان گسسته، اثرات خطی و غیرخطی عملکرد PLL و تجزیه و تحلیل دقیق رفتار قفل کردن است.

سپس مواد به مدارهای دقیق و تجزیه و تحلیل معماری بلوک های تولید ساعت خاص تبدیل می شوند. این شامل مدارها و معماری‌های PLL با مصونیت نویز منبع تغذیه بالا و معماری‌های دیجیتال PLL است که در آن فیلتر حلقه دیجیتالی می‌شود.

سپس روش‌های تولید ساعت‌های نمونه‌برداری کم جعلی برای بلوک‌های آنالوگ گسسته بررسی می‌شوند. این شامل PLL های کسری-N سیگما-دلتا، تکنیک های سنتز دیجیتال مستقیم (DDS) و استفاده های غیر متعارف از PLL ها است. طراحی برای مسائل تست (DFT) همانطور که در PLL ها بوجود می آیند سپس مورد بحث قرار می گیرند. این شامل روش‌های اندازه‌گیری دقیق لرزش و تکنیک‌های خودآزمایی داخلی (BIST) برای PLL است. در نهایت، مسائل مربوط به زمان بندی که معمولاً با طراحی های سیستم روی یک تراشه (SOC) مرتبط است، مانند رابط و پارتیشن بندی دامنه ساعت چندگانه، و تکنیک های دقیق تولید فاز ساعت با استفاده از حلقه های قفل شده با تاخیر (DLL) نیز بررسی می شوند. این کتاب کاربردهای دنیای واقعی متعددی را ارائه می‌کند و همچنین قوانین عملی را برای طراحان مدرن ارائه می‌کند تا در سطح سیستم، معماری و همچنین مدار استفاده کنند. این کتاب برای پزشکان و همچنین دانشجویان مقطع تحصیلات تکمیلی که مایلند در مورد تجزیه و تحلیل حوزه زمان و طراحی تکنیک‌های سنتز فرکانس بیشتر بیاموزند، مناسب است.

توضیحاتی درمورد کتاب به خارجی

This book examines the issue of design of fully-integrated frequency synthesizers suitable for system-on-a-chip (SOC) processors. This book takes a more global design perspective in jointly examining the design space at the circuit level as well as at the architectural level. The coverage of the book is comprehensive and includes summary chapters on circuit theory as well as feedback control theory relevant to the operation of phase locked loops (PLLs). On the circuit level, the discussion includes low-voltage analog design in deep submicron digital CMOS processes, effects of supply noise, substrate noise, as well device noise. On the architectural level, the discussion includes PLL analysis using continuous-time as well as discrete-time models, linear and nonlinear effects of PLL performance, and detailed analysis of locking behavior.

The material then develops into detailed circuit and architectural analysis of specific clock generation blocks. This includes circuits and architectures of PLLs with high power supply noise immunity and digital PLL architectures where the loop filter is digitized.

Methods of generating low-spurious sampling clocks for discrete-time analog blocks are then examined. This includes sigma-delta fractional-N PLLs, Direct Digital Synthesis (DDS) techniques and non-conventional uses of PLLs. Design for test (DFT) issues as they arise in PLLs are then discussed. This includes methods of accurately measuring jitter and built-in-self-test (BIST) techniques for PLLs. Finally, clocking issues commonly associated to system-on-a-chip (SOC) designs, such as multiple clock domain interfacing and partitioning, and accurate clock phase generation techniques using delay-locked loops (DLLs) are also addressed. The book provides numerous real world applications, as well as practical rules-of-thumb for modern designers to use at the system, architectural, as well as the circuit level. This book is well suited for practitioners as well as graduate level students who wish to learn more about time-domain analysis and design of frequency synthesis techniques.