Circuit Synthesis with VHDL

یکی از کاربردهای اصلی VHDL سنتز مدارهای الکترونیکی است. Circuit Synthesis with VHDL مقدمه ای برای استفاده از ابزارهای سنتز منطق VHDL (RTL) در طراحی مدار است. سبک‌های مدل‌سازی پیشنهادی مستقل از ابزارهای خاص بازار هستند و بر سازه‌هایی تمرکز می‌کنند که به‌طور گسترده به‌عنوان قابل سنتز توسط ابزارهای سنتز شناخته می‌شوند.
بیانی از پیش نیازهای سنتز با مقدمه ای کوتاه بر مفاهیم VHDL مورد استفاده در سنتز دنبال می شود. CircuitSynthesis with VHDL دو رویکرد ممکن برای سنتز ارائه می‌کند: اولی با ویژگی‌های VHDL شروع می‌شود و مشابه‌های سخت‌افزاری را مشتق می‌کند. دومی از یک جزء سخت افزاری مشخص شروع می شود و چندین سبک توصیف را مشتق می کند. این کتاب همچنین چگونگی معرفی چرخه طراحی سنتز را در روش‌های طراحی موجود و محیط سنتز استاندارد توضیح می‌دهد.
Circuit Synthesis با VHDL با یک مطالعه موردی به ارائه یک مثال واقعی از جریان طراحی از توصیف رفتاری تا سطح سنتز پایان می‌دهد.
Circuit Synthesis with VHDL خواندنی ضروری برای همه دانشجویان، محققان، مهندسان طراحی و مدیرانی است که با VHDL در یک محیط سنتز کار می کنند.

One of the main applications of VHDL is the synthesis of electronic circuits. Circuit Synthesis with VHDL is an introduction to the use of VHDL logic (RTL) synthesis tools in circuit design. The modeling styles proposed are independent of specific market tools and focus on constructs widely recognized as synthesizable by synthesis tools.
A statement of the prerequisites for synthesis is followed by a short introduction to the VHDL concepts used in synthesis. CircuitSynthesis with VHDL presents two possible approaches to synthesis: the first starts with VHDL features and derives hardware counterparts; the second starts from a given hardware component and derives several description styles. The book also describes how to introduce the synthesis design cycle into existing design methodologies and the standard synthesis environment.
Circuit Synthesis with VHDL concludes with a case study providing a realistic example of the design flow from behavioral description down to the synthesized level.
Circuit Synthesis with VHDL is essential reading for all students, researchers, design engineers and managers working with VHDL in a synthesis environment.