دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Paul A. Totta (auth.), Karl J. Puttlitz, Paul A. Totta (eds.) سری: ISBN (شابک) : 9781461355298, 9781461513896 ناشر: Springer US سال نشر: 2001 تعداد صفحات: 1250 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 40 مگابایت
کلمات کلیدی مربوط به کتاب Array Interface Guide Array: مدارها و سیستم ها، تولید، ماشین آلات، ابزار، تغییرات آب و هوا، مهندسی برق
در صورت تبدیل فایل کتاب Area Array Interconnection Handbook به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب Array Interface Guide Array نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
بسته بندی میکروالکترونیک به عنوان یک "توانمندساز" مهم برای انقلاب حالت جامد در الکترونیک شناخته شده است که در یک سوم پایانی قرن بیستم شاهد آن بوده ایم. بسته بندی سیم کشی خارجی و قابلیت اتصال داخلی لازم را برای ترانزیستورها و مدارهای مجتمع فراهم کرده است در حالی که آنها انقلاب شگفت انگیز خود را از دستگاه گسسته تا یکپارچه سازی در مقیاس گیگا پشت سر گذاشته اند. در IBM ما مفتخریم که مفهوم اولیه و ساده تراشههای فلیپ با اتصالات لحیم کاری را ایجاد کردهایم، در زمانی که راه بهتری برای افزایش قابلیت اطمینان و بهبود قابلیت ساخت نیمههادیها مورد نیاز بود. طرح اولیه که برای SLT (فناوری منطق جامد) در دهه 1960 انتخاب شد، به راحتی به مدارهای مجتمع در دهه 70 و VLSI در دهه 80 و 90 گسترش یافت. سه برآمدگی ورودی/خروجی به 3000 افزایش یافته است و حتی پیشبینیهای بیشتری برای آینده وجود دارد. خانوادههای بستهبندی از لایه ضخیم (SLT) به لایه نازک (سرامیک متالیزه) و سرامیک چندلایه همزمان تبدیل شدهاند. خانواده یا سرامیکهای متأخر با گسترش منطبق با سیمکشی داخلی سیلیکان و مس بهعنوان سلف انقلاب اتصال تراشهها در سیمکشیهای مسی، چند سطحی و زیر میکرونی توسعه یافتند. بسته های سرور قدرتمندی توسعه یافته اند که در آنها سیم کشی مسی تراشه و بسته از یک کیلومتر بیشتر است. همه اینها با هدف ثابت به حداقل رساندن تاخیر مدار از طریق اتصالات کوتاه و کارآمد به دست آمد.
Microelectronic packaging has been recognized as an important "enabler" for the solid state revolution in electronics which we have witnessed in the last third of the twentieth century. Packaging has provided the necessary external wiring and interconnection capability for transistors and integrated circuits while they have gone through their own spectacular revolution from discrete device to gigascale integration. At IBM we are proud to have created the initial, simple concept of flip chip with solder bump connections at a time when a better way was needed to boost the reliability and improve the manufacturability of semiconductors. The basic design which was chosen for SLT (Solid Logic Technology) in the 1960s was easily extended to integrated circuits in the '70s and VLSI in the '80s and '90s. Three I/O bumps have grown to 3000 with even more anticipated for the future. The package families have evolved from thick-film (SLT) to thin-film (metallized ceramic) to co-fired multi-layer ceramic. A later family or ceramics with matching expansivity to sili con and copper internal wiring was developed as a predecessor of the chip interconnection revolution in copper, multilevel, submicron wiring. Powerful server packages have been de veloped in which the combined chip and package copper wiring exceeds a kilometer. All of this was achieved with the constant objective of minimizing circuit delays through short, efficient interconnects.
Front Matter....Pages i-lxviii
History of Flip Chip and Area Array Technology....Pages 1-35
Front Matter....Pages 37-37
Wafer Bumping....Pages 39-116
Wafer-Level Test....Pages 117-148
Known Good Die (KGD)....Pages 149-200
Wafer Finishing—Dicing,Picking,Shipping....Pages 201-227
Ceramic Chip Carriers....Pages 228-267
Laminate/HDI Die Carriers....Pages 268-314
Flip-Chip Die Attach Technology....Pages 315-349
Solder Bump Flip-Chip Replacement Technology on Ceramic Carriers....Pages 350-370
Manufacturing Considerations and Tools for Flip Chip Assembly....Pages 371-420
Test and Burn-in Sockets....Pages 421-451
Underfill: The Enabling Technology for Flip-Chip Packaging....Pages 452-499
Reliability of Die-Level Interconnections....Pages 500-548
Front Matter....Pages 549-549
Ceramic and Plastic Pin Grid Array Technology....Pages 551-576
Plastic Ball Grid Array....Pages 577-613
Tape Ball Grid Array....Pages 614-655
Ceramic Ball and Column Grid Arrays....Pages 656-701
Chip Scale Package Technology....Pages 702-761
Assembly of Area Array Components....Pages 762-803
Area Array Component Replacement Technology....Pages 804-837
Front Matter....Pages 549-549
Product Connector Technology....Pages 838-881
Board-Level Area Array Interconnect Reliability....Pages 882-945
Chip Scale Package Assembly Reliability....Pages 946-971
Front Matter....Pages 973-973
Area-array Design Principles....Pages 975-1010
Area Array Leverages: Why and How to Choose a Package....Pages 1011-1030
Interconnections for High-Frequency Applications....Pages 1031-1048
Thermal Performance....Pages 1049-1107
Metallurgical Factors....Pages 1108-1144
Back Matter....Pages 1145-1188