Analog IC Reliability in Nanometer CMOS

این کتاب بر مدل‌سازی، شبیه‌سازی و تحلیل پیری مدار آنالوگ تمرکز دارد. ابتدا، تمام اثرات فیزیکی مهم نانومتری CMOS که منجر به عدم اطمینان مدار می‌شوند، بررسی می‌شوند. سپس، مدل‌های فشرده پیری ترانزیستور برای شبیه‌سازی مدار مورد بحث قرار گرفته و چندین روش برای شبیه‌سازی قابلیت اطمینان مدار کارآمد توضیح و مقایسه می‌شوند. در نهایت، تاثیر پیری ترانزیستور بر مدارهای آنالوگ مورد مطالعه قرار گرفته است. مدارهای مقاوم در برابر پیری و ایمنی در برابر پیری شناسایی می‌شوند و تأثیر مقیاس‌پذیری فناوری مورد بحث قرار می‌گیرد.

مدل‌ها و تکنیک‌های شبیه‌سازی شرح‌داده‌شده در این کتاب به‌عنوان کمکی برای مهندسان دستگاه، طراحان مدار و جامعه EDA در نظر گرفته شده‌اند تا تأثیرات پیری را بر روی IC‌های CMOS نانومتری درک کنند و کاهش دهند.

This book focuses on modeling, simulation and analysis of analog circuit aging. First, all important nanometer CMOS physical effects resulting in circuit unreliability are reviewed. Then, transistor aging compact models for circuit simulation are discussed and several methods for efficient circuit reliability simulation are explained and compared. Ultimately, the impact of transistor aging on analog circuits is studied. Aging-resilient and aging-immune circuits are identified and the impact of technology scaling is discussed.

The models and simulation techniques described in the book are intended as an aid for device engineers, circuit designers and the EDA community to understand and to mitigate the impact of aging effects on nanometer CMOS ICs.