دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1
نویسندگان: Himanshu Bhathagar (auth.)
سری:
ISBN (شابک) : 9781461346623, 9781441986689
ناشر: Springer US
سال نشر: 1999
تعداد صفحات: 303
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 14 مگابایت
کلمات کلیدی مربوط به کتاب سنتز پیشرفته تراشه ASIC: با استفاده از Synopsys® Design Compiler™ و PrimeTime®: مدارها و سیستم ها، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی، مهندسی برق
در صورت تبدیل فایل کتاب Advanced ASIC Chip Synthesis: Using Synopsys® Design Compiler™ and PrimeTime® به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب سنتز پیشرفته تراشه ASIC: با استفاده از Synopsys® Design Compiler™ و PrimeTime® نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
سنتز تراشه های ASIC پیشرفته: با استفاده از طراحی
Synopsys®Compiler® و PrimeTime® مفاهیم و تکنیک
های پیشرفته مورد استفاده برای سنتز تراشه ASIC، تأیید رسمی و
تجزیه و تحلیل زمان بندی ایستا را شرح می دهد. با استفاده از
مجموعه ابزارهای Synopsys. علاوه بر این، کل متدولوژی جریان
طراحی ASIC که برای فناوریهای VDSM (Very-Deep-Sub-Micron)
هدفگذاری شده است به تفصیل پوشش داده شده است.
تاکید این کتاب بر کاربرد بلادرنگ ابزارهای سینوپسیس است که
برای مبارزه با مشکلات مختلفی که در هندسه های VDSM دیده می
شود، استفاده می شود. خوانندگان در معرض یک روش طراحی موثر برای
مدیریت طرح های پیچیده و زیر میکرون ASIC قرار خواهند گرفت.
اهمیت سبکهای کدگذاری HDL، سنتز و بهینهسازی، شبیهسازی پویا،
تأیید رسمی، درج اسکن DFT، پیوندها به طرحبندی و تجزیه و تحلیل
زمانبندی استاتیک است. در هر مرحله، مشکلات مربوط به هر مرحله
از جریان طراحی، با راهحلها و راهحلهای کاری به تفصیل شرح
داده میشوند. علاوه بر این، مسائل مهم مربوط به چیدمان، که
شامل سنتز درخت ساعت و یکپارچهسازی بکاند (پیوندها به
طرحبندی) نیز میشود، به طور طولانی مورد بحث قرار میگیرد.
علاوه بر این، این کتاب شامل بحثهای عمیقی در مورد اصول
کتابخانههای فناوری Synopsys و سبکهای کدگذاری HDL است که به
سمت راهحلهای سنتز بهینه هدفگذاری شده است.
سنتز پیشرفته تراشه ASIC: با استفاده از طراحی
Synopsys®Compiler® و PrimeTime® برای هر کسی که
در متدولوژی طراحی ASIC درگیر است، از سنتز RTL تا نوار نهایی
مخاطبان هدف این کتاب مهندسین طراحی ASIC و دانشجویان فارغ
التحصیل هستند که دوره های پیشرفته طراحی تراشه ASIC و تکنیک
های DFT را می گذرانند.
از پیشگفتار:
«این کتاب که توسط هیمانشو باتناگار نوشته شده است، مروری جامع
از جریان طراحی ASIC که برای فناوریهای VDSM با استفاده از
مجموعه ابزارهای خلاصهنویسی هدفگذاری شده است، ارائه میکند.
این بر مسائل عملی که مهندس طراحی نیمه هادی از نظر سنتز و
ادغام ابزارهای جلویی و پشتی با آن مواجه است، تأکید می کند.
روشهای طراحی سنتی به چالش کشیده میشوند و راهحلهای
منحصربهفردی برای کمک به تعریف نسل بعدی جریانهای طراحی ASIC
ارائه میشوند. نویسنده مثالهای عملی متعددی را ارائه میکند
که از موقعیتهای دنیای واقعی مشتق شدهاند که برای مهندسین
طراحی ASIC و همچنین برای دانشجویان دورههای پیشرفته VLSI در
طراحی ASIC ارزشمند خواهند بود.
دکتر دوایت دکر، رئیس هیئت مدیره و مدیر عامل شرکت Conexant
Systems, Inc. (قبلاً Rockwell Semiconductor Systems)، نیوپورت
بیچ، کالیفرنیا، ایالات متحده آمریکا.
Advanced ASIC Chip Synthesis: Using Synopsys®
DesignCompiler® and PrimeTime® describes the
advanced concepts and techniques used for ASIC chip
synthesis, formal verification and static timing analysis,
using the Synopsys suite of tools. In addition, the entire
ASIC design flow methodology targeted for VDSM
(Very-Deep-Sub-Micron) technologies is covered in
detail.
The emphasis of this book is on real-time application of
Synopsys tools used to combat various problems seen at VDSM
geometries. Readers will be exposed to an effective design
methodology for handling complex, sub-micron ASIC designs.
Significance is placed on HDL coding styles, synthesis and
optimization, dynamic simulation, formal verification, DFT
scan insertion, links to layout, and static timing analysis.
At each step, problems related to each phase of the design
flow are identified, with solutions and work-arounds
described in detail. In addition, crucial issues related to
layout, which includes clock tree synthesis and back-end
integration (links to layout) are also discussed at length.
Furthermore, the book contains in-depth discussions on the
basics of Synopsys technology libraries and HDL coding
styles, targeted towards optimal synthesis solutions.
Advanced ASIC Chip Synthesis: Using Synopsys®
DesignCompiler® and PrimeTime® is intended for
anyone who is involved in the ASIC design methodology,
starting from RTL synthesis to final tape-out. Target
audiences for this book are practicing ASIC design engineers
and graduate students undertaking advanced courses in ASIC
chip design and DFT techniques.
From the Foreword:
`This book, written by Himanshu Bhatnagar, provides a
comprehensive overview of the ASIC design flow targeted for
VDSM technologies using the Synopsis suite of tools. It
emphasizes the practical issues faced by the semiconductor
design engineer in terms of synthesis and the integration of
front-end and back-end tools. Traditional design
methodologies are challenged and unique solutions are offered
to help define the next generation of ASIC design flows. The
author provides numerous practical examples derived from
real-world situations that will prove valuable to practicing
ASIC design engineers as well as to students of advanced VLSI
courses in ASIC design'.
Dr Dwight W. Decker, Chairman and CEO, Conexant Systems,
Inc., (Formerly, Rockwell Semiconductor Systems), Newport
Beach, CA, USA.
Front Matter....Pages i-xxv
ASIC Design Methodology....Pages 1-14
Tutorial....Pages 15-42
Basic Concepts....Pages 43-62
Synopsys Technology Library....Pages 63-78
Partitioning and Coding Styles....Pages 79-98
Constraining Designs....Pages 99-119
Optimizing Designs....Pages 121-146
Design for Test....Pages 147-158
Links to Layout and Post Layout Optimization....Pages 159-194
SDF Generation....Pages 195-207
Primetime Basics....Pages 209-230
Static Timing Analysis....Pages 231-273
Back Matter....Pages 275-284