دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Joe E. Brewer (auth.), Earl E. Swartzlander Jr. (eds.) سری: ISBN (شابک) : 9781461288961, 9781461316213 ناشر: Springer US سال نشر: 1989 تعداد صفحات: 514 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 21 مگابایت
کلمات کلیدی مربوط به کتاب ادغام مقیاس ویفر: مدارها و سیستم ها، مهندسی برق، معماری پردازنده
در صورت تبدیل فایل کتاب Wafer Scale Integration به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب ادغام مقیاس ویفر نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
یکپارچه سازی مقیاس ویفر (WSI) نقطه اوج تلاش برای مدارهای مجتمع بزرگتر است. در VLSI تراشهها با ساخت ویفر با صدها مدار یکسان، آزمایش مدارها، برش ویفر و بستهبندی تاس خوب توسعه مییابند. در مقابل در WSI، یک ویفر با چندین نوع مدار ساخته میشود (که عموماً به آنها سلول گفته میشود)، با نمونههای متعدد از هر نوع سلول، سلولها آزمایش میشوند و سلولهای خوب به هم متصل میشوند تا یک سیستم روی ویفر ایجاد شود. از آنجایی که بیشتر خطوط سیگنال روی ویفر می مانند، ظرفیت سرگردان کم است، به طوری که سرعت های بالا با مصرف انرژی کم به دست می آید. برای همین فناوری، پیادهسازی WSI ممکن است ضریب پنج سریعتر باشد، ضریب ۱۰ توان کمتر را تلف کند و به یک صدم تا یک هزارم حجم نیاز داشته باشد. توسعه موفقیتآمیز WSI شامل بسیاری از رشتههای همپوشانی میشود، از معماری گرفته تا طراحی آزمایشی تا ساخت (شامل پیوند لیزری و برش، سطوح مختلف اتصال و بستهبندی). این کتاب بر حوزههایی متمرکز است که مختص WSI هستند و در نتیجه هیچکدام از کتابهای بسیاری در مورد طراحی VLSI به خوبی پوشش داده نمیشوند. یکی از جنبه های منحصر به فرد WSI این است که مدارهای تمام شده آنقدر بزرگ هستند که در برخی از قسمت های مدار نقص وجود دارد. بر این اساس باید توجه زیادی به طراحی معماریهایی معطوف شود که تشخیص عیب و پیکربندی مجدد WSI را تسهیل میکنند که شامل ساخت دور زدن خطاها میشود. سایر جنبه های منحصر به فرد فناوری و بسته بندی.
Wafer Scale Integration (WSI) is the culmination of the quest for larger integrated circuits. In VLSI chips are developed by fabricating a wafer with hundreds of identical circuits, testing the circuits, dicing the wafer, and packaging the good dice. In contrast in WSI, a wafer is fabricated with several types of circuits (generally referred to as cells), with multiple instances of each cell type, the cells are tested, and good cells are interconnected to realize a system on the wafer. Since most signal lines stay on the wafer, stray capacitance is low, so that high speeds are achieved with low power consumption. For the same technology a WSI implementation may be a factor of five faster, dissipate a factor of ten less power, and require one hundredth to one thousandth the volume. Successful development of WSI involves many overlapping disciplines, ranging from architecture to test design to fabrication (including laser linking and cutting, multiple levels of interconnection, and packaging). This book concentrates on the areas that are unique to WSI and that are as a result not well covered by any of the many books on VLSI design. A unique aspect of WSI is that the finished circuits are so large that there will be defects in some portions of the circuit. Accordingly much attention must be devoted to designing architectures that facilitate fault detection and reconfiguration to of WSI include fabrication circumvent the faults. Other unique aspects technology and packaging.
Front Matter....Pages i-xix
Promise and Pitfalls of WSI....Pages 1-29
Feasibility of Large Area Integrated Circuits....Pages 31-56
Architectural Yield Optimization....Pages 57-118
Spare Allocation/Reconfiguration for WSI....Pages 119-191
A WSI Image Processor....Pages 193-252
The 3-D Computer: An Integrated Stack of WSI Wafers....Pages 253-317
Laser Restructurable Technology and Design....Pages 319-363
High Yield In-Situ Fabrication of Multilevel Interconnections for WSI....Pages 365-411
Wafer-Scale Testing/Design for Testability....Pages 413-472
Wafer-Scale Multichip Packaging Technology....Pages 473-499
Back Matter....Pages 501-503