Wafer-Level Integrated Systems: Implementation Issues

از دیدگاه سیستم‌های پیچیده، Ieهای معمولی را می‌توان به عنوان دستگاه‌های "گسسته" در نظر گرفت که با توجه به اهداف طراحی سیستم تحمیل شده در سطح برد مدار و سطوح بالاتر در سلسله مراتب پیاده‌سازی سیستم به یکدیگر متصل شده‌اند. با این حال، مدارهای یکپارچه سیلیکونی به عملکردهای پیچیده ای رسیده اند که انتقال از فلسفه مدارهای مجتمع (Ie's) به یکی از سیستم های یکپارچه ضروری است. ادغام در مقیاس ویفر در چند سال گذشته نقش مهمی در برجسته کردن مسائل سطح سیستم ایفا کرده است که بیشترین تأثیر را بر اجرای سیستم‌ها و اجزای سیستم یکپارچه پیچیده خواهد داشت. به جای اینکه یک رویکرد انقلابی باشد، ادغام مقیاس ویفر به طور طبیعی از VLSI تکامل می یابد زیرا اجتناب از نقص، تحمل خطا و آزمایش در مدارهای VLSI معرفی می شوند. برای مثال، معرفی موفقیت‌آمیز اجتناب از نقص، محدودیت‌های تحمیل‌شده توسط تسلیم و هزینه را بر ابعاد Ie کاهش می‌دهد، و اجازه می‌دهد که ناحیه مدار یکپارچه بر اساس تقسیم‌بندی طبیعی یک سیستم به عملکردهای فردی به جای اعمال محدودیت‌های ناحیه به دلیل تراکم نقص انتخاب شود. اصطلاح "سطح ویفر" شاید مناسب تر از "مقیاس ویفر" باشد. یک جزء سیستم یکپارچه \"سطح ویفر\" ممکن است ابعادی از ابعاد معمولی یعنی با بازده محدود تا ابعاد کامل ویفر داشته باشد. از این نظر، «مقیاس ویفر» صرفاً حد عملی آشکاری را نشان می‌دهد که توسط اندازه‌های ویفر بر ناحیه مدارهای یکپارچه تحمیل شده است. انتقال به سیستم‌های یکپارچه در سطح ویفر نیاز به نقشه‌برداری از طیف کامل مسائل طراحی سیستم در طراحی مدار یکپارچه دارد.

From the perspective of complex systems, conventional Ie's can be regarded as "discrete" devices interconnected according to system design objectives imposed at the circuit board level and higher levels in the system implementation hierarchy. However, silicon monolithic circuits have progressed to such complex functions that a transition from a philosophy of integrated circuits (Ie's) to one of integrated sys­ tems is necessary. Wafer-scale integration has played an important role over the past few years in highlighting the system level issues which will most significantly impact the implementation of complex monolithic systems and system components. Rather than being a revolutionary approach, wafer-scale integration will evolve naturally from VLSI as defect avoidance, fault tolerance and testing are introduced into VLSI circuits. Successful introduction of defect avoidance, for example, relaxes limits imposed by yield and cost on Ie dimensions, allowing the monolithic circuit's area to be chosen according to the natural partitioning of a system into individual functions rather than imposing area limits due to defect densities. The term "wafer­ level" is perhaps more appropriate than "wafer-scale". A "wafer-level" monolithic system component may have dimensions ranging from conventional yield-limited Ie dimensions to full wafer dimensions. In this sense, "wafer-scale" merely represents the obvious upper practical limit imposed by wafer sizes on the area of monolithic circuits. The transition to monolithic, wafer-level integrated systems will require a mapping of the full range of system design issues onto the design of monolithic circuit.