VLSI Physical Design: From Graph Partitioning to Timing Closure

طراحی و بهینه سازی مدارهای مجتمع برای ایجاد تراشه های نیمه هادی جدید ضروری است و بهینه سازی های فیزیکی در نتیجه مقیاس بندی نیمه هادی ها برجسته تر می شوند. طراحی تراشه های مدرن به قدری پیچیده شده است که تا حد زیادی توسط نرم افزارهای تخصصی انجام می شود که به طور مکرر برای رسیدگی به پیشرفت های فناوری های نیمه هادی و افزایش پیچیدگی های مشکل به روز می شوند. کاربر چنین نرم افزاری به درک سطح بالایی از مدل ها و الگوریتم های ریاضی اساسی نیاز دارد. از سوی دیگر، توسعه‌دهنده چنین نرم‌افزاری باید درک دقیقی از جنبه‌های علم کامپیوتر، از جمله گلوگاه‌های عملکرد الگوریتمی و نحوه عملکرد و تعامل الگوریتم‌های مختلف داشته باشد. طراحی فیزیکی VLSI: از پارتیشن بندی نمودار تا بسته شدن زمان الگوریتم هایی را معرفی و مقایسه می کند که در مرحله طراحی فیزیکی طراحی مدار مجتمع مورد استفاده قرار می گیرند، که در آن یک طرح تراشه هندسی با شروع یک طرح مدار انتزاعی تولید می شود. تاکید بر تکنیک های اساسی و اساسی است، از پارتیشن بندی هایپرگراف و قرار دادن مدار تا زمان بندی بسته شدن.

Design and optimization of integrated circuits are essential to the creation of new semiconductor chips, and physical optimizations are becoming more prominent as a result of semiconductor scaling. Modern chip design has become so complex that it is largely performed by specialized software, which is frequently updated to address advances in semiconductor technologies and increased problem complexities. A user of such software needs a high-level understanding of the underlying mathematical models and algorithms. On the other hand, a developer of such software must have a keen understanding of computer science aspects, including algorithmic performance bottlenecks and how various algorithms operate and interact. VLSI Physical Design: From Graph Partitioning to Timing Closure introduces and compares algorithms that are used during the physical design phase of integrated-circuit design, wherein a geometric chip layout is produced starting from an abstract circuit design. The emphasis is on essential and fundamental techniques, ranging from hypergraph partitioning and circuit placement to timing closure.